第13章 DSP應(yīng)用系統(tǒng)硬件設(shè)計(jì)

第13章

DSP應(yīng)用系統(tǒng)硬件設(shè)計(jì)

13.1DSP系統(tǒng)設(shè)計(jì)概述13.2基于TMS320F2812的最小系統(tǒng)及外圍電路設(shè)計(jì)13.2.1電源電路設(shè)計(jì)13.2.2時(shí)鐘電路設(shè)計(jì)13.2.3復(fù)位電路設(shè)計(jì)13.2.4JTAG仿真接口電路設(shè)計(jì)13.2.5外部擴(kuò)展存儲(chǔ)器接口電路設(shè)計(jì)13.2.6GPIOx的擴(kuò)展設(shè)計(jì)13.3ADC電路設(shè)計(jì)

13.3.1模擬信號(hào)與DSP片上AD模塊接口設(shè)計(jì)13.3.2AD7674與TMS320F2812的接口設(shè)計(jì)13.4DAC電路設(shè)計(jì)13.5硬件PCB板設(shè)計(jì)時(shí)的注意問題周鵬安徽工程大學(xué)電氣工程學(xué)院

DSP系統(tǒng)的硬件設(shè)計(jì)又稱為目標(biāo)板設(shè)計(jì)，是在考慮算法需求、成本、體積和功耗核算的基礎(chǔ)上完成的，一個(gè)典型的DSP目標(biāo)板主要包括：

DSP芯片及DSP基本系統(tǒng)程序和數(shù)據(jù)存儲(chǔ)器數(shù)/模和模/數(shù)轉(zhuǎn)換器模擬控制與處理電路各種控制口和通信口電源處理電路和同步電路

13.1DSP系統(tǒng)設(shè)計(jì)概述周鵬安徽工程大學(xué)電氣工程學(xué)院

DSP系統(tǒng)的一般設(shè)計(jì)流程圖周鵬安徽工程大學(xué)電氣工程學(xué)院一個(gè)典型的DSP目標(biāo)板結(jié)構(gòu)如圖。

防混疊濾波器防混疊濾波器平滑濾波器平滑濾波器ADCADCDACDACTMS320C28x通信口控制口RAMEPROM信號(hào)預(yù)處理、MUX、程控放大等周鵬安徽工程大學(xué)電氣工程學(xué)院總體設(shè)計(jì)方案DSP系統(tǒng)設(shè)計(jì)前：明確設(shè)計(jì)任務(wù)給出設(shè)計(jì)任務(wù)書

功能描述準(zhǔn)確功能描述清楚描述的方式

人工語言流程圖算法描述

將設(shè)計(jì)任務(wù)書轉(zhuǎn)化為量化的技術(shù)指標(biāo)。

DSP應(yīng)用定義系統(tǒng)性能指標(biāo)選擇DSP芯片軟件編程硬件設(shè)計(jì)軟件調(diào)試硬件調(diào)試系統(tǒng)集成系統(tǒng)調(diào)試周鵬安徽工程大學(xué)電氣工程學(xué)院技術(shù)指標(biāo)的確定系統(tǒng)采樣頻率

信號(hào)頻率

最復(fù)雜的算法所需最大時(shí)間

對(duì)實(shí)時(shí)程度的要求

片內(nèi)、外RAM的容量

數(shù)據(jù)量及程序的長(zhǎng)短16、32位定點(diǎn)、浮點(diǎn)運(yùn)算系統(tǒng)所要求的精度輸入輸出端口要求計(jì)算、控制選定DSP芯片型號(hào)

周鵬安徽工程大學(xué)電氣工程學(xué)院系統(tǒng)硬件設(shè)計(jì)過程：

確定硬件方案器件選型原理圖設(shè)計(jì)PCB圖設(shè)計(jì)硬件調(diào)試第一步：確定硬件實(shí)現(xiàn)方案；

在考慮系統(tǒng)性能指標(biāo)、工期、成本、算法需求、體積和功耗核算等因素的基礎(chǔ)上，選擇系統(tǒng)的最優(yōu)硬件實(shí)現(xiàn)方案。

第二步：器件的選擇；一個(gè)DSP硬件系統(tǒng)除了DSP芯片外，

還包括ADC、DAC、存儲(chǔ)器、電源、邏輯控制、通信、人機(jī)接口、總線等基本部件。

周鵬安徽工程大學(xué)電氣工程學(xué)院第二步：器件的選擇；①

DSP芯片的選擇

選擇DSP芯片要綜合多種因素，折衷考慮。

首先要根據(jù)系統(tǒng)對(duì)運(yùn)算量的需求來選擇；

其次要根據(jù)系統(tǒng)所應(yīng)用領(lǐng)域來選擇合適的DSP芯片；

最后要根據(jù)DSP的片上資源、價(jià)格、外設(shè)配置以及與其他元部件的配套性等因素來選擇。

②

ADC和DAC的選擇

A/D轉(zhuǎn)換器的選擇應(yīng)根據(jù)采樣頻率、精度以及是否要求片上自帶采樣、多路選擇器、基準(zhǔn)電源等因素來選擇；

D/A轉(zhuǎn)換器應(yīng)根據(jù)信號(hào)頻率、精度以及是否要求自帶基準(zhǔn)電源、多路選擇器、輸出運(yùn)放等因素來選擇。

周鵬安徽工程大學(xué)電氣工程學(xué)院第二步：器件的選擇；③

存儲(chǔ)器的選擇

常用的存儲(chǔ)器有SRAM、EPROM、E2PROM和FLASH等?？梢愿鶕?jù)工作頻率、存儲(chǔ)容量、位長(zhǎng)(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。

④

邏輯控制器件的選擇

系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實(shí)現(xiàn)。

首先確定是采用CPLD還是FPGA；

其次根據(jù)自己的特長(zhǎng)和公司芯片的特點(diǎn)選擇哪家公司的哪個(gè)系列的產(chǎn)品；

最后還要根據(jù)DSP的頻率來選擇所使用的PLD器件。周鵬安徽工程大學(xué)電氣工程學(xué)院第二步：器件的選擇；⑤

通信器件的選擇

通常系統(tǒng)都要求有通信接口。

首先要根據(jù)系統(tǒng)對(duì)通信速率的要求來選擇通信方式。

一般串行口只能達(dá)到19kb/s，而并行口可達(dá)到1Mb/s以上，若要求過高可考慮通過總線進(jìn)行通信；

然后根據(jù)通信方式來選擇通信器件。

⑥

總線的選擇

常用總線：PCI、ISA以及現(xiàn)場(chǎng)總線(包括CAN、3xbus等)。

可以根據(jù)使用的場(chǎng)合、數(shù)據(jù)傳輸要求、總線的寬度、傳輸頻率和同步方式等來選擇。

周鵬安徽工程大學(xué)電氣工程學(xué)院第二步：器件的選擇；⑦

人機(jī)接口

常用的人機(jī)接口主要有鍵盤和顯示器。

通過與其他單片機(jī)的通信構(gòu)成；

與DSP芯片直接構(gòu)成。

⑧

電源的選擇

主要考慮電壓的高低和電流的大小。

既要滿足電壓的匹配，又要滿足電流容量的要求。

周鵬安徽工程大學(xué)電氣工程學(xué)院系統(tǒng)硬件設(shè)計(jì)過程：

確定硬件方案器件選型原理圖設(shè)計(jì)PCB圖設(shè)計(jì)硬件調(diào)試第三步：原理圖設(shè)計(jì)；

從第三步開始就進(jìn)入系統(tǒng)的綜合。在原理圖設(shè)計(jì)階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時(shí)可對(duì)單元電路進(jìn)行功能仿真。第一步：確定硬件實(shí)現(xiàn)方案；

第二步：器件的選擇；周鵬安徽工程大學(xué)電氣工程學(xué)院第三步：原理圖設(shè)計(jì)；

原理圖設(shè)計(jì)包括：

系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

可分為單DSP結(jié)構(gòu)和多DSP結(jié)構(gòu)、并行結(jié)構(gòu)和串行結(jié)構(gòu)、全DSP結(jié)構(gòu)和DSP/MCU混合結(jié)構(gòu)等；

模擬數(shù)字混合電路的設(shè)計(jì)

主要用來實(shí)現(xiàn)DSP與模擬混合產(chǎn)品的無逢連接。

包括信號(hào)的調(diào)理、A/D和D/A轉(zhuǎn)換電路、數(shù)據(jù)緩沖等。

周鵬安徽工程大學(xué)電氣工程學(xué)院第三步：原理圖設(shè)計(jì)；

原理圖設(shè)計(jì)包括：

存儲(chǔ)器的設(shè)計(jì)

是利用DSP的擴(kuò)展接口進(jìn)行數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器和I/O空間的配置。

通信接口的設(shè)計(jì)

電源和時(shí)鐘電路的設(shè)計(jì)

控制電路的設(shè)計(jì)

包括狀態(tài)控制、同步控制等。

在設(shè)計(jì)時(shí)要考慮存儲(chǔ)器映射地址、存儲(chǔ)器容量和存儲(chǔ)器速度等。

周鵬安徽工程大學(xué)電氣工程學(xué)院系統(tǒng)硬件設(shè)計(jì)過程：

確定硬件方案器件選型原理圖設(shè)計(jì)PCB圖設(shè)計(jì)硬件調(diào)試第三步：原理圖設(shè)計(jì)；

PCB圖的設(shè)計(jì)要求設(shè)計(jì)人員既要熟悉系統(tǒng)的工作原理，還要清楚布線工藝和系統(tǒng)結(jié)構(gòu)設(shè)計(jì)。第一步：確定硬件實(shí)現(xiàn)方案；

第二步：器件的選擇；第四步：PCB設(shè)計(jì)；

第五步：硬件調(diào)試；

周鵬安徽工程大學(xué)電氣工程學(xué)院其它因素的考慮成本供貨能力技術(shù)支持開發(fā)系統(tǒng)體積功耗工作環(huán)境溫度DSPA/DD/ARAM性能指標(biāo)周鵬安徽工程大學(xué)電氣工程學(xué)院數(shù)據(jù)格式數(shù)據(jù)寬度速度存儲(chǔ)器的安排開發(fā)工具支持多處理器功耗和電源管理成本周鵬安徽工程大學(xué)電氣工程學(xué)院

一個(gè)完整的DSP系統(tǒng)通常是由DSP芯片和其他相應(yīng)的外圍器件構(gòu)成。

本節(jié)主要以TMS320F2812系列芯片為例，介紹DSP硬件系統(tǒng)的基本設(shè)計(jì)，包括:

電源電路復(fù)位電路時(shí)鐘電路調(diào)試接口存儲(chǔ)器13.2基于TMS320F2812的最小系統(tǒng)

及外圍電路設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院電源為整個(gè)系統(tǒng)提供能量，是整個(gè)應(yīng)用系統(tǒng)良好工作的基礎(chǔ)，具有極其重要的地位。

為了降低芯片功耗，’C28x系列芯片大部分都采用低電壓設(shè)計(jì)，并且采用雙電源供電，即內(nèi)核電源CVDDI/O電源DVDD

——采用3.3V、2.5V，或1.8V電源；——采用3.3V供電。13.2.1電源電路設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院內(nèi)核電源CVDD：采用1.8V。

主要為芯片的內(nèi)部邏輯提供電壓。

包括CPU、時(shí)鐘電路和所有的外設(shè)邏輯。

I/O電源DVDD：采用3.3V。

主要供I/O接口使用。1.電源電壓和電流要求

可直接與外部低壓器件接口，而無需額外的電平變換電路。

周鵬安徽工程大學(xué)電氣工程學(xué)院2.電源解決方案

產(chǎn)生電源的芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

這些芯片可分為:線性穩(wěn)壓芯片開關(guān)電源芯片

——

使用方法簡(jiǎn)單，電源紋波電壓較低，對(duì)系統(tǒng)的干擾較小，但功耗高。

——

電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對(duì)系統(tǒng)產(chǎn)生干擾。周鵬安徽工程大學(xué)電氣工程學(xué)院3.使用DSP的電源芯片

☆單3.3V電壓輸出。可以選用TI公司的TPS7133、TPS7233、TPS7333，或其他公司的芯片，如Maxim的MAX604等；

☆單電源可調(diào)電壓輸出。TI公司的TPS7101、TPS7201等芯片提供可調(diào)節(jié)的輸出電壓(1.2V～9.75V)。電壓調(diào)節(jié)通過改變外接的兩個(gè)電阻阻值實(shí)現(xiàn)；

☆雙電源輸出。TI公司也提供有兩路輸出的電源芯片，如TPS73HD301、TPS73HD325、TPs73HD318。其中，TPS73HD301的輸出電壓為一路3.3V、一路可調(diào)輸出(1.2V～9.75V)。TPS73HD325的輸出電壓為一路3.3V、一路2.5V，TPS73HD318的輸出電壓為一路3.3V、一路1.8V。圖5.4-10是TPS73HD318的一種應(yīng)用電路。周鵬安徽工程大學(xué)電氣工程學(xué)院采用TPS73HD301雙電源電路周鵬安徽工程大學(xué)電氣工程學(xué)院4.電源濾波電路周鵬安徽工程大學(xué)電氣工程學(xué)院5.DSP的電平轉(zhuǎn)換電路設(shè)計(jì)

TMS320VC5402I/O的工作電壓是3.3V，因此，其I/O電平也是3.3V邏輯電平。在設(shè)計(jì)DSP芯片與其它外圍芯片的接口時(shí)，如果外圍芯片的工作電壓也是3.3V，那么就可以直接連接。但是，現(xiàn)有很多外圍芯片的工作電壓都是5V，如EPROM、SARAM、模數(shù)轉(zhuǎn)換芯片等，就存在如何將3.3VDSP芯片與這些5V供電芯片可靠接口的問題。

（1）、各種電平的轉(zhuǎn)換標(biāo)準(zhǔn)圖5.4-11所示為5VCMOS、5VTTL和3.3VTTL電平的轉(zhuǎn)換標(biāo)準(zhǔn)。其中VOH表示輸出高電平的最低電壓，VIH表示輸入高電平的最低電壓，VIL表示輸入低電平的最高電壓，VOL表示輸出低電平的最高電壓。可以看出，3.3V系統(tǒng)與5V系統(tǒng)接口時(shí)，必須考慮到兩者的不同。周鵬安徽工程大學(xué)電氣工程學(xué)院圖5.4－11各種電平的轉(zhuǎn)換周鵬安徽工程大學(xué)電氣工程學(xué)院（2）、3.3V與5V電平轉(zhuǎn)換的四種情形

☆

5VTTL器件驅(qū)動(dòng)3.3VTTL器件(LVC)。由于5VTTL和3.3VTTL的電平轉(zhuǎn)換標(biāo)準(zhǔn)是一樣的，因此，如果3.3V器件能夠承受5V電壓，從電平上來說直接相接是完全可以的；

☆

3.3VTTL器件(LVC)驅(qū)動(dòng)5VTTL器件。由于兩者的電平轉(zhuǎn)換標(biāo)準(zhǔn)是一樣的，因此不需要額外器件就可以將兩者直接相接。只要3.3V器件的VOH和VOL電平分別是2.4V和0.4V，5V器件就可以將輸入讀為有效電平，因?yàn)樗腣IH和VIL電平分別是2V和0.8V；周鵬安徽工程大學(xué)電氣工程學(xué)院

☆

5VCMOS驅(qū)動(dòng)3.3VTTL器件(LVC)。雖然兩者的轉(zhuǎn)換電平是不一樣的，但進(jìn)一步分析5VCMOS的VOH和VOL以及3.3VLVC的VIH和VIL的轉(zhuǎn)換電平可以看出，雖然兩者存在一定的差別，但是能夠承受5V電壓的3.3V器件能夠正確識(shí)別5V器件送來的電平值。采用能夠承受5V電壓的LVC器件，5V器件的輸出是可以直接與3.3V器件的輸入端接口的；周鵬安徽工程大學(xué)電氣工程學(xué)院

☆3.3VTTL器件(LVC)驅(qū)動(dòng)5VCMOS。兩者的電平轉(zhuǎn)換標(biāo)準(zhǔn)化是不一樣的，3.3VLVC輸出的高電平的最低電壓值是2．4V（可以高到3.3V），而5VCMOS器件要求的高電平的最低電壓值是3.5V，因此3.3V器件(LVC)的輸出不能直接與5VCMOS器件的輸入相接。在這種情況下，可以采用雙電壓供電(一邊是3.3V，另一邊是5V)的驅(qū)動(dòng)器，如TI的SN74ALVCl64245、SN74LVC4245等。周鵬安徽工程大學(xué)電氣工程學(xué)院

時(shí)鐘電路用來為’C28x芯片提供時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩器和一個(gè)鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時(shí)鐘電路驅(qū)動(dòng)。

1.時(shí)鐘信號(hào)的產(chǎn)生

’C28x時(shí)鐘信號(hào)的產(chǎn)生有兩種方法：

使用外部時(shí)鐘源；

使用芯片內(nèi)部的振蕩器和外部的一個(gè)無源晶振。13.2.2時(shí)鐘電路設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院1.時(shí)鐘信號(hào)的產(chǎn)生(1)

使用外部時(shí)鐘源

將外部時(shí)鐘信號(hào)直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。VDD外部晶振

X2/CLKINX1

外部時(shí)鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價(jià)格便宜，因而得到廣泛應(yīng)用。周鵬安徽工程大學(xué)電氣工程學(xué)院(2)使用芯片內(nèi)部的振蕩器在芯片的X1和X2/CLKIN引腳之間接入一個(gè)晶體,用于啟動(dòng)內(nèi)部振蕩器。C1C2晶體

X1

X2/CLKINC1=C2=10pF周鵬安徽工程大學(xué)電氣工程學(xué)院2.鎖相環(huán)PLL

鎖相環(huán)PLL具有頻率放大和時(shí)鐘信號(hào)提純的作用，利用PLL的鎖定特性可以對(duì)時(shí)鐘頻率進(jìn)行鎖定,為芯片提供高穩(wěn)定頻率的時(shí)鐘信號(hào)。

鎖相環(huán)還可以對(duì)外部時(shí)鐘頻率進(jìn)行倍頻，使外部時(shí)鐘源的頻率低于CPU的機(jī)器周期，以降低因高速開關(guān)時(shí)鐘所引起的高頻噪聲。周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院

’C28x的復(fù)位分為軟件復(fù)位和硬件復(fù)位。

軟件復(fù)位：是通過執(zhí)行指令實(shí)現(xiàn)芯片的復(fù)位。

硬件復(fù)位：是通過硬件電路實(shí)現(xiàn)復(fù)位。

硬件復(fù)位有以下幾種方法:

上電復(fù)位

手動(dòng)復(fù)位

自動(dòng)復(fù)位

13.2.3復(fù)位電路設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院1.

上電復(fù)位電路上電復(fù)位電路是利用RC電路的延遲特性來產(chǎn)生復(fù)位所需要的低電平時(shí)間。

由RC電路和施密特觸發(fā)器組成。TMS320C28xRS11C

RVCC74HC14周鵬安徽工程大學(xué)電氣工程學(xué)院2.手動(dòng)復(fù)位電路手動(dòng)復(fù)位電路是通過上電或按鈕兩種方式對(duì)芯片進(jìn)行復(fù)位。TMS320C28xRSCRVCCR1

電路參數(shù)與上電復(fù)位電路相同。

當(dāng)按鈕閉合時(shí)，電容C通過按鈕和R1進(jìn)行放電，使電容C上的電壓降為0；

當(dāng)按鈕斷開時(shí)，電容C的充電過程與上電復(fù)位相同，從而實(shí)現(xiàn)手動(dòng)復(fù)位。

周鵬安徽工程大學(xué)電氣工程學(xué)院3.自動(dòng)復(fù)位電路

采用專用的自動(dòng)復(fù)位集成電路如TI公司的TPS3823。

周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院現(xiàn)代電路系統(tǒng)越來越強(qiáng)調(diào)系統(tǒng)的可調(diào)試性，因此調(diào)試測(cè)試接口的設(shè)計(jì)也越來越受到重視。對(duì)于F2812系統(tǒng)來說，在開發(fā)時(shí)就需要設(shè)計(jì)一個(gè)JTAG接口來為芯片下載、調(diào)試和測(cè)試程序。

13.2.4JTAG仿真接口電路設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院

IS61LV25616是256K×16高速CMOS工藝3.3V單電源供電電壓的靜態(tài)隨機(jī)存儲(chǔ)器。SST39VF800A是512K×16的3.0～3.6V單電源供電的FLASH。IDT70V27S/L是32K×16高速3.3V單電源供電的雙端口靜態(tài)隨機(jī)存儲(chǔ)器。外部擴(kuò)展存儲(chǔ)器空間及映射地址范圍參見表所示。13.2.5外部擴(kuò)展存儲(chǔ)器接口電路設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院F2812處理器所有的GPIO引腳都與特殊功能引腳共用，但是DSPs應(yīng)用系統(tǒng)中特殊功能引腳并沒有全部使用，因此，可以在沒有用做特殊功能的GPIO引腳上擴(kuò)展外圍設(shè)備。按鍵LED燈與數(shù)碼管蜂鳴器液晶模塊接口13.2.6GPIOx的擴(kuò)展設(shè)計(jì)周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院周鵬安徽工程大學(xué)電氣工程學(xué)院本節(jié)介紹兩種ADC電路的設(shè)計(jì)，一種是使用TMS320F2812芯片自身帶有的16路12位的A/D轉(zhuǎn)換器，一種使用ADC轉(zhuǎn)換芯片進(jìn)行A/D轉(zhuǎn)換，然后將數(shù)字信號(hào)送至TMS320F2812芯片進(jìn)行相應(yīng)處理。13.3ADC電路