D觸發(fā)器與移位寄存器模塊功能測(cè)試

數(shù)字邏輯與數(shù)字系統(tǒng)實(shí)驗(yàn)實(shí)驗(yàn)三：D觸發(fā)器與移位寄存器的功能測(cè)試學(xué)習(xí)D觸發(fā)器和移位寄存器的工作原理；掌握D觸發(fā)器和移位寄存器的功能的測(cè)試方法。實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試什么是觸發(fā)器數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩大類組合邏輯電路的基本單元是基本門；時(shí)序邏輯電路的基本單元是觸發(fā)器。觸發(fā)器的必備特點(diǎn)①具有兩個(gè)能自行保持的穩(wěn)態(tài)(1態(tài)或0態(tài))；②外加觸發(fā)信號(hào)時(shí)，電路的輸出狀態(tài)可以翻轉(zhuǎn)；③在觸發(fā)信號(hào)消失后，能將獲得的新態(tài)保存下來(lái)。觸發(fā)器的分類按電路結(jié)構(gòu)分：①基本觸發(fā)器、②同步觸發(fā)器、③主從觸發(fā)器、④邊沿觸發(fā)器按邏輯功能分：①RS觸發(fā)器、②JK觸發(fā)器、③T觸發(fā)器、④D觸發(fā)器實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試RS觸發(fā)器及其電路結(jié)構(gòu)把兩個(gè)與非門的輸入輸出交叉連接即可構(gòu)成基本RS觸發(fā)器。約束條件：不允許SD=RD=0.注：正是由于引入反饋，才使電路具有記憶功能。實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試000011111不允許置1清0保持&&QQSDRD&&QQSDRD0&&QQSDRD1&&QQSDRD1&&QQSDRD110原態(tài)1保持3、特性表SdRd01不允許1*1置1

清00Qn保持Qn+1說(shuō)明001011110110RS觸發(fā)器工作原理原態(tài)0實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試RS觸發(fā)器邏輯符號(hào)SRQSDRDQ與非門構(gòu)成：0觸發(fā)有效，SD端是置1端RD端是清0端特性表SdRd01不允許1*1置1

清00Qn保持Qn+1說(shuō)明001011實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試D觸發(fā)器及其電路結(jié)構(gòu)Q=Dn+1無(wú)跳變XQn0011說(shuō)明保持存數(shù)CPDQn+1SDRDC11DQQDCP實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試SDRDC11DQQDCP動(dòng)作特點(diǎn)：觸發(fā)器保存下來(lái)的狀態(tài)是CP作用沿到達(dá)時(shí)刻的輸入狀態(tài)。特別注意：當(dāng)D端信號(hào)和CP作用沿同時(shí)跳變時(shí)，觸發(fā)器存入的是D跳變前的狀態(tài)。設(shè)初態(tài)Q=000tCPtDtQ實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試移位寄存器

移位寄存器是一種具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的移位寄存器稱為雙向移位寄存器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位。實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試A、B、C、D為并行輸入端；QA、QB、QC、QD為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；CR為異步清零端；CP為時(shí)鐘脈沖輸入端。實(shí)驗(yàn)原理-74LS194芯片介紹實(shí)驗(yàn)原理D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試74LS194有5種不同操作模式：清零、左移、右移、置數(shù)以及保持。S1、S0和CR端的控制作用如下表所示。操作輸入輸出功能描述復(fù)位CLR控制S1S0串入SLSRDCBA時(shí)鐘CLOCKQAQBQCQD10XXXX0101X0000清零211010110101↑{QBQCQD(SL)}(n）左移310101110101↑{(SR)QAQBQC}(n）右移4111XX0101↑ABCD置數(shù)5100XX0101↑{QAQBQCQD}(n）保持74LS194的使用方法實(shí)驗(yàn)內(nèi)容D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試1.測(cè)試D觸發(fā)器模塊的邏輯功能(1)新建項(xiàng)目或打開項(xiàng)目--*.qpf(2)新建原理圖文件--*.bdf(3)編譯；建仿真波形文件--*.vwf;將所有的輸入輸出點(diǎn)加到仿真文件中，D、PR、CLR、CLK的設(shè)定值見(jiàn)下表：(4)分配管腳:為輸入輸出信號(hào)分析管腳，編譯，下載。Q=Dn+1實(shí)驗(yàn)內(nèi)容D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試2.測(cè)試移位寄存器模塊74194的邏輯功能（1）新建原理圖文件Test_74194.bdf；如下圖實(shí)驗(yàn)內(nèi)容D觸發(fā)器與移位寄存器的邏輯功能及測(cè)試操作輸入輸出功能描述復(fù)位CLR控制S1S0串入SLSRABCD時(shí)鐘CLOCKQAQBQCQD10XX10101X211010101↑311110101↑410110101↑510010101↑（2）編譯；建立波形文件；仿真；填表。實(shí)驗(yàn)內(nèi)容D觸發(fā)器與移位寄存器的邏輯功能及