第6章 總線系統(tǒng)

第6章總線系統(tǒng)目錄6.1總線的概念和結(jié)構(gòu)形態(tài)

——理解6.2總線接口

——了解6.3總線的仲裁

——理解6.4總線的定時和數(shù)據(jù)傳送模式

——了解6.5HOST總線和PCI總線

——了解6.6InfiniBand標(biāo)準

——了解2/5/20232考研大綱要求(一)總線概述1.總線的基本概念2.總線的分類3.總線的組成及性能指標(biāo)(二)總線仲裁1.集中仲裁方式2.分布仲裁方式(三)總線操作和定時1.同步定時方式2.異步定時方式(四)總線標(biāo)準2/5/202336.1總線的概念和結(jié)構(gòu)形態(tài)6.1.1 總線的基本概念6.1.2 總線的連接方式6.1.3 總線的內(nèi)部結(jié)構(gòu)6.1.4 總線結(jié)構(gòu)實例2/5/202346.1.1總線的基本概念總線構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)，是系統(tǒng)內(nèi)各功能部件之間進行信息傳送的公共通路?？偩€的分類按連接部件分內(nèi)部總線、局部總線、系統(tǒng)總線、通信總線按傳送的信息分數(shù)據(jù)總線、地址總線、控制總線2/5/20235按傳送信息分類的總線地址總線單向，三態(tài)總線，用于傳送地址信息；其位數(shù)決定可直接尋址的范圍；數(shù)據(jù)總線雙向，三態(tài)總線，用于傳送數(shù)據(jù)信息；其位數(shù)有8位、16位、32位、64位等；控制總線傳送控制、狀態(tài)信息；位數(shù)不定。2/5/20236按連接部件分類的總線內(nèi)部總線各芯片內(nèi)部邏輯器件的連接總線；局部總線CPU與其他部件的連接總線；介于CPU內(nèi)部總線和系統(tǒng)總線之間，可高速傳輸數(shù)據(jù)；系統(tǒng)總線計算機各功能部件的連接總線；通信總線微機系統(tǒng)與微機系統(tǒng)、其他設(shè)備之間的連接總線；2/5/20237M.M擴展板CPU插件板I/O插件板BUS總線的物理實現(xiàn)2/5/202381、總線的特性物理特性總線的位數(shù)，總線插頭、插座的形狀，引腳的排列方式等；功能特性確定每一根總線的名稱、定義、功能與邏輯關(guān)系等，如傳送數(shù)據(jù)、地址、控制信號；電氣特性規(guī)定每一根總線上信號的傳送方向及有效電平范圍等內(nèi)容；時間特性總線上各信號有效的時序關(guān)系；2/5/202392、總線標(biāo)準總線的標(biāo)準化為保證總線的性能充分發(fā)揮以及兼容問題而提出的；主要包括總線的各種特性、數(shù)據(jù)傳輸率、總線通信協(xié)議、仲裁協(xié)議等一系列規(guī)定和約定。總線標(biāo)準的來源權(quán)威組織正式公布的標(biāo)準；實際存在的工業(yè)標(biāo)準；典型的標(biāo)準總線ISA、EISA、PCI等；按總線標(biāo)準設(shè)計的接口是通用接口。2/5/2023103、總線的性能指標(biāo)總線寬度一次總線操作中，最多可傳送的數(shù)據(jù)位數(shù)。總線周期一次總線操作所需要的最小間隔時間?？偩€周期與總線的時鐘頻率成反比，即T=1/f總線帶寬單位時間內(nèi)通過總線的數(shù)據(jù)位數(shù)，總線的數(shù)據(jù)傳輸率；單位一般為MB/s。2/5/202311課本P185【例1】

(1)某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則總線帶寬是多少?一個總線周期

T=1/f=1/(33×106)一個總線周期的傳送的數(shù)據(jù)量D=4B總線帶寬Dr=D/T=D×1/T=D×f=4B×33×106/s=132MB/s(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，則總線帶寬是多少?總線帶寬Dr=D×f=8B×66×106/s=528MB/s2/5/2023126.1.2總線的連接方式適配器：又稱接口實現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計算機和外設(shè)之間的所有數(shù)據(jù)傳送和控制。單機系統(tǒng)中，總線結(jié)構(gòu)的三種基本類型：單總線結(jié)構(gòu)使用一條單一的系統(tǒng)總線來連接CPU、內(nèi)存和I/O設(shè)備。雙總線結(jié)構(gòu)在CPU和主存之間專門設(shè)置了一組高速的存儲總線。三總線結(jié)構(gòu)在各外部設(shè)備與通道之間增加一組I/O總線。多總線結(jié)構(gòu)通過橋?qū)⒍嗫偩€彼此相連。2/5/202313系統(tǒng)內(nèi)的所有部件均由系統(tǒng)總線連接；優(yōu)點：各部件之間可直接進行通信；系統(tǒng)易于擴充；缺點：總線負載重；若有慢速設(shè)備，則會產(chǎn)生較大的時間延遲。動畫演示：6-1.swf單總線結(jié)構(gòu)CPU主存設(shè)備適配器設(shè)備適配器系統(tǒng)總線2/5/202314系統(tǒng)內(nèi)的所有部件均由系統(tǒng)總線連接；在CPU和主存之間再專門設(shè)置了一組高速的存儲總線。特點：保持了單總線的優(yōu)點（簡單、易擴充）；減輕了系統(tǒng)總線的工作負擔(dān)，使CPU工作效率有所提高；但增加了硬件成本。動畫演示：6-2.swf雙總線結(jié)構(gòu)CPU主存設(shè)備適配器設(shè)備適配器存儲總線系統(tǒng)總線2/5/202315系統(tǒng)總線負責(zé)連接CPU、主存、I/O通道；存儲總線負責(zé)連接CPU與主存；I/O總線負責(zé)連接各I/O適配器。特點：設(shè)置了通道，對外設(shè)進行統(tǒng)一的管理，分擔(dān)了CPU的工作。提高了CPU工作效率，同時也最大限度的提高外設(shè)的工作速度。但硬件成本進一步增加。動畫演示：6-3.swf三總線結(jié)構(gòu)CPU主存設(shè)備適配器設(shè)備適配器IOPI/O總線系統(tǒng)總線存儲總線2/5/202316三總線結(jié)構(gòu)的又一形式局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴展總線接口擴展總線Modem串行接口SCSI局部I/O控制器主存2/5/202317多總線結(jié)構(gòu)2/5/2023186.1.3總線的內(nèi)部結(jié)構(gòu)早期總線內(nèi)部結(jié)構(gòu)實際是CPU芯片引腳的延伸；早期總線的不足CPU是總線上惟一的主控者。總線結(jié)構(gòu)與CPU緊密相關(guān)，通用性較差。2/5/202319現(xiàn)代總線多采用標(biāo)準總線與結(jié)構(gòu)、CPU、技術(shù)無關(guān)；又被稱為底板總線?，F(xiàn)代總線可分為四個部分：數(shù)據(jù)傳送總線地址線、數(shù)據(jù)線、控制線；仲裁總線總線請求線、總線授權(quán)線；中斷和同步總線中斷請求線、中斷認可線；公用線時鐘信號、電源等；2/5/202320CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準總線控制器

SCSIⅡ

控制器存儲器6.1.4總線結(jié)構(gòu)實例CPU-存儲器總線，64位DB、32位AB，66.6MHzPCI總線連接快速外設(shè)32位/64位總線寬度33.3MHzPCI-ISA總線連接低速外設(shè)16位DB，24位AB8MHz何謂“橋”？具有緩存、轉(zhuǎn)換、控制功能的邏輯電路動畫演示：6-5.swf2/5/2023216.1.5總線技術(shù)的發(fā)展歷程1981年，IBM公司推出了PC/XT總線；1984年，Intel公司聯(lián)合幾家公司制定了ISA總線規(guī)范；ISA，IndustryStandardArchitecture，工業(yè)標(biāo)準結(jié)構(gòu)1987年，IBM公司推出了MCA總線；MCA，MicroChannelArchitecture，微通道結(jié)構(gòu)1991年，Intel、Compaq等9家公司聯(lián)合推出EISA總線；EISA，ExtendedIndustrialStandardArchitecture1992年，視頻電子標(biāo)準協(xié)會(VESA)公布了VL總線標(biāo)準；VL，VESALocalBus1992年，Intel公司推出了PCI總線；PCI，PeripheralComponentInterconnect，外圍設(shè)備互連總線1996年，Intel公司推出了AGP總線；AGP，AcceleratedGraphicsPort，加速圖形接口2/5/202322總線技術(shù)的發(fā)展歷程PC/XT總線2/5/202323PC/XT總線早期PC/XT微機配套的8位系統(tǒng)總線，也稱為PC總線；主板上包括8個PC/XT總線擴展槽；主板時鐘頻率為14.3128MHz；CPU時鐘為4.77MHz，最快的訪存周期由4個時鐘周期構(gòu)成，總線帶寬約為1MB/s；PC/XT總線擴展槽包括62個管腳；CPU引腳經(jīng)過8282、8286、8288、8259、8237等芯片組合而成；右側(cè)為A列，左側(cè)為B列，各31個管腳，包括地址線、數(shù)據(jù)線、控制線、狀態(tài)線、輔助線與電源線五類；2/5/2023242/5/202325ISA總線16位的總線結(jié)構(gòu)，并保持了對8位總線的兼容性；主板上也是8個擴展槽；擴展槽既可以插入16位板卡，也可以插入8位板卡；總線時鐘與CPU時鐘均為6~12MHz，訪存周期至少3個時鐘周期，總線帶寬約為4~8MB/s；ISA總線設(shè)計為長短插槽形式；前62管腳的長插槽信號分布與功能含義大致與PC總線相同；后36管腳的短插槽ISA總線新增，分為C、D列，各18個管腳；2/5/202326ISA總線插槽同一類型的插槽都是相通的，板卡可以插入其中任何一個槽中。2/5/202327ISA聲卡2/5/2023282/5/202329EISA總線EISA總線是ISA總線的擴展數(shù)據(jù)總線從16位變?yōu)?2位，

地址總線從24位變?yōu)?2位；增加了突發(fā)式傳送（Burst

Transfer，又稱猝發(fā)式傳送）；支持多處理器的高性能32位

標(biāo)準總線。EISA總線擴展槽的插腳分上、下兩層；上層同ISA總線的兼容；下層是EISA總線新增的信號；2/5/202330PCI總線PCI總線是一種將系統(tǒng)中外圍部件以結(jié)構(gòu)化可控制方式連接起來的總線標(biāo)準，是基于奔騰處理器而發(fā)展的總線。PCI總線的主要性能數(shù)據(jù)總線32位（5V），可擴充到64位（3.3V）；最多支持10臺外設(shè)；總線時鐘頻率33MHz/66MHz；支持突發(fā)式傳送，最大數(shù)據(jù)傳輸速率528MB/s；能自動識別外設(shè)，硬件插卡自動識別、配置，即插即用；獨特的中間緩沖器設(shè)計方式，獨立于CPU，并將CPU子系統(tǒng)與外設(shè)分開；支持多主設(shè)備系統(tǒng)；2/5/202331PCI插槽2/5/202332PCI系統(tǒng)結(jié)構(gòu)PCI總線中提出了“橋”的概念“橋”——連接兩條總線，使總線之間互相通信；PCI總線是在CPU和原來的系統(tǒng)總線之間插入的一級總線，由一個橋接電路實現(xiàn)對這一層的管理，并實現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。橋的類型主橋：連接CPU和基本PCI總線，也稱為“北橋”；標(biāo)準總線橋：連接PCI總線和其他標(biāo)準IO總線；PCI橋：連接兩條PCI總線；南橋2/5/202333CPUCache控制器內(nèi)存控制器處理器總線與主PCI總線橋接器高速緩存Cache內(nèi)存DRAMPCI與PCI橋接器PCI與ISA橋接器PCI與EISA橋接器LANI/O控制器MODEM控制器I/O支持軟盤鍵盤串行口I/O支持并行口聲頻處理器總線主PCI總線次PCI總線ISA總線EISA總線存儲器總線PCISCSI卡PCI顯卡標(biāo)準總線橋PCI橋主橋基于PCI總線的系統(tǒng)結(jié)構(gòu)圖2/5/202334PentiumPC的體系結(jié)構(gòu)

處理器總線2/5/202335AGP總線AGP總線是一種顯示卡專用的局部圖形總線；嚴格的說，AGP不能稱為總線，因為它是點對點連接，即控制芯片和AGP顯示卡連接連接；AGP總線直接與主板的北橋芯片相連，讓顯示芯片與系統(tǒng)主內(nèi)存直接相連;避免了窄帶寬的PCI總線形成的系統(tǒng)瓶頸，增加3D圖形數(shù)據(jù)傳輸速度;在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存。2/5/202336AGP插槽2/5/202337AGP接口的發(fā)展1996年，AGP1.0圖形標(biāo)準問世；包括AGP1X和AGP2X兩種模式；數(shù)據(jù)傳輸帶寬分別達到了266MB/s和533MB/s；1998年，AGP2.0規(guī)范正式發(fā)布；增加了AGP4X模式，數(shù)據(jù)傳輸帶寬達到1066MB/s；1998年，AGPPro接口與AGP2.0同時推出；在原有AGP插槽的兩側(cè)進行延伸，提供額外的電能，增強其功能。2000年，AGP3.0規(guī)范正式發(fā)布；增加了AGP8X模式，數(shù)據(jù)傳輸帶寬達到了2133MB/s；2/5/202338286主板386主板486主板2/5/202339Pentium主板支持PentiumII/III的主板支持Pentium4的主板2/5/2023406.2總線接口6.2.1信息的傳送方式6.2.2接口的基本概念2/5/2023416.2.1信息的傳送方式串行傳送使用一條傳輸線，采用脈沖傳送。特點：成本比較低廉，信息傳送速度慢；并行傳送每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送；系統(tǒng)總線的信息傳送方式。分時傳送總線傳送信息的分時復(fù)用某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。共享總線部件對總線的分時復(fù)用在不同的時間內(nèi)由不同的部件使用總線。動畫演示：6-7.swf串行和并行傳送示意圖例如：CPU中的復(fù)用引腳例如：系統(tǒng)中主模塊對

總線的爭用2/5/2023422/5/2023436.2.2接口的基本概念接口I/O設(shè)備適配器；指CPU和主存、外圍設(shè)備之間通過總線進行連接的邏輯部件。接口的典型功能控制、緩沖、狀態(tài)、轉(zhuǎn)換、中斷等。一個適配器必有兩個接口一個同系統(tǒng)總線相連，采用并行方式；另外一個同設(shè)備相連，可能采用并行方式或是串行方式。CPU、接口和外圍設(shè)備之間的連接關(guān)系課本P192圖6.7動畫演示：6-8.swf2/5/202344課本P193【例2】

利用串行方式傳送字符，每秒鐘傳送的比特(bit)位數(shù)常稱為波特率。

假設(shè)數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10位（起始位、停止位、8個數(shù)據(jù)位），問傳送的波特率是多少?每位占用的時間是多少?解：波特率為：10位×120/秒=1200波特每個bit占用的時間Td是波特率的倒數(shù)：

Td=1/1200=0.833×0.001s=0.833ms2/5/2023456.3

總線的仲裁6.3.1集中式仲裁6.3.2分布式仲裁2/5/202346總線的仲裁連接到總線上的功能模塊有主動和被動兩種形態(tài)；主方可以啟動一個總線周期；從方只能響應(yīng)主方請求；每次總線操作，只能有一個主方，但是可以有多個從方。多個功能模塊爭用總線時，必須由總線仲裁部件選擇一個主設(shè)備使用總線。總線占用期主方持續(xù)控制總線的時間。總線仲裁方式集中式：由中央仲裁器決定總線使用權(quán)的歸屬。分布式：多個仲裁器競爭使用總線。2/5/2023476.3.1集中式仲裁

鏈式查詢方式設(shè)備的優(yōu)先權(quán)與總線控制器的距離有關(guān)；優(yōu)點：硬件連接簡單，判優(yōu)容易，設(shè)備增刪容易；缺點：對電路故障敏感，優(yōu)先級固定；

計數(shù)器定時查詢方式設(shè)備的優(yōu)先權(quán)由計數(shù)值決定，計數(shù)值為0時同鏈式查詢方式；優(yōu)點：優(yōu)先權(quán)控制靈活，對電路故障不敏感；缺點：硬件成本增加，控制復(fù)雜度高；

獨立請求方式設(shè)備的優(yōu)先權(quán)由中央仲裁器的內(nèi)部排隊邏輯決定；優(yōu)點：響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備花費的時間少； 對優(yōu)先次序的控制也是相當(dāng)靈活的；缺點：硬件復(fù)雜度高。動畫演示:

6-10.swf2/5/202348鏈式查詢方式（1/2）連接方式采用菊花鏈的方式連接所有具有總線使用能力的部件；各設(shè)備共用一根總線請求信號線BR、總線授權(quán)信號線BG、總線忙信號線BS與中央仲裁器連接；工作方式總線授權(quán)信號BG串行地從一個I/O接口傳送到下一個I/O接口。中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口NBGBRBS2/5/202349總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意I/O接口1鏈式查詢方式（2/2）2/5/202350計數(shù)器定時查詢方式（1/2）連接方式省去總線授權(quán)信號BG；增加計數(shù)器和設(shè)備地址線號線，每次相應(yīng)總線申請，由計數(shù)值決定響應(yīng)的順序。工作方式有總線請求時，發(fā)出計數(shù)值，選擇設(shè)備查詢請求狀態(tài)，依次查詢每一個設(shè)備；中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口NBRBS設(shè)備地址2/5/202351

0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址I/O接口1

計數(shù)器設(shè)備地址

1計數(shù)器定時查詢方式（2/2）2/5/202352獨立請求方式（1/2）連接方式每個部件均有獨立的請求和響應(yīng)信號線，由中央仲裁器的內(nèi)部排隊邏輯決定響應(yīng)順序。中央仲裁器設(shè)備接口0設(shè)備接口1設(shè)備接口NBR0BG0BR1BG1BRNBGN2/5/202353總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求獨立請求方式（2/2）排隊器2/5/2023546.3.2分布式仲裁分布式仲裁不需要中央仲裁器，由分布在各部件中的多個仲裁器競爭使用總線。每個潛在的主模塊都有自己的仲裁器和唯一的仲裁號，通過仲裁總線上仲裁號的比較，決定可占用總線的部件。某部件有總線請求時，將其仲裁號發(fā)送到共享仲裁總線上；每個仲裁器將仲裁總線上得到的號與自己的號進行比較；如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號；最后，獲勝者的仲裁號保留在仲裁總線上。分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)。2/5/2023556.4總線的定時和數(shù)據(jù)傳送模式6.4.1總線的定時6.4.2總行數(shù)據(jù)傳送模式2/5/2023566.4.1總線的定時總線的信息傳送過程請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回；定時確定事件出現(xiàn)在總線上的時序關(guān)系；定時的分類：同步定時異步定時2/5/2023571、同步定時系統(tǒng)采用統(tǒng)一的時鐘信號，所有事件的出現(xiàn)時間均有該時鐘信號確定；優(yōu)點各模塊配合簡單一致;數(shù)據(jù)傳輸效率較高；缺點：各模塊的速度差異較大時，

會影響系統(tǒng)的整體工作效率；時鐘信號受到干擾時，會

引起錯誤的同步；適用于總線長度較短，各功能模塊速度相差不多的系統(tǒng)。動畫演示：6-12.swf2/5/202358異步定時系統(tǒng)依靠應(yīng)答方式或互鎖機制來決定事件出現(xiàn)的時間。優(yōu)點總線周期長度可變；缺點增加了總線的復(fù)雜性和成本；適用于設(shè)備工作速度不一致的系統(tǒng)。動畫演示：6-13.swf2/5/202359異步定時的互鎖機制不互鎖半互鎖全互鎖主設(shè)備從設(shè)備請求回答2/5/2023606.4.2總線數(shù)據(jù)傳送模式讀、寫操作主設(shè)備利用系統(tǒng)總線，完成與從設(shè)備直接的數(shù)據(jù)傳送；塊傳送操作只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接一個地讀出或?qū)懭?。寫后讀、讀修改寫操作只給出地址一次，或先寫后讀（校驗），或先讀后寫（多道程序系統(tǒng)中對共享存儲資源的保護）。廣播、廣集操作廣播：總線允許一個主方對多個從方進行寫操作。廣集：與廣播相反的操作，它將選定的多個從方數(shù)據(jù)在總線上完成AND或OR操作。猝發(fā)式傳送2/5/20236109年考研真題20.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是（）A．10MB/s B.20MB/SC.40MB/S D.80MB/S總線帶寬Dr=D/2T=D×1/2T=D×0.5f=4B×0.5×10×1