第五章存儲(chǔ)器原理與接口

第五章存儲(chǔ)器原理與接口存儲(chǔ)器分類(lèi)多層存儲(chǔ)結(jié)構(gòu)概念主存儲(chǔ)器及存儲(chǔ)控制

8086系統(tǒng)的存儲(chǔ)器組織現(xiàn)代內(nèi)存芯片技術(shù)一、存儲(chǔ)器分類(lèi)

按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類(lèi)

半導(dǎo)體存儲(chǔ)器磁盤(pán)和磁帶等磁表面存儲(chǔ)器光電存儲(chǔ)器按存取方式分類(lèi)

隨機(jī)存儲(chǔ)器RAM(RandomAccessMemory)

只讀存儲(chǔ)器ROM（Read-OnlyMemory）

串行訪問(wèn)存儲(chǔ)器(SerialAccessStorage)按在計(jì)算機(jī)中的作用分類(lèi)主存儲(chǔ)器(內(nèi)存)

輔助存儲(chǔ)器(外存)

高速緩沖存儲(chǔ)器二、半導(dǎo)體存儲(chǔ)器的分類(lèi)1、隨機(jī)存取存儲(chǔ)器RAMa.靜態(tài)RAMb.動(dòng)態(tài)RAM2、只讀存儲(chǔ)器ROMa.掩膜式ROMb.可編程的PROMc.可用紫外線擦除、可編程的EPROMd.可用電擦除、可編程的E2PROM等RAM靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）ROM掩膜型ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM)三、多層存儲(chǔ)結(jié)構(gòu)概念

1、核心是解決容量、速度、價(jià)格間的矛盾，建立起多層存儲(chǔ)結(jié)構(gòu)。一個(gè)金字塔結(jié)構(gòu)的多層存儲(chǔ)體系充分體現(xiàn)出容量和速度關(guān)系2、多層存儲(chǔ)結(jié)構(gòu)寄存器

Cache(高速緩存)

內(nèi)存磁盤(pán)磁道、光盤(pán)

Cache—主存層次：解決CPU與主存的速度上的差距；主存—輔存層次：解決存儲(chǔ)的大容量要求和低成本之間的矛盾。四、主存儲(chǔ)器及存儲(chǔ)控制

1、主存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量存取速度可靠性功耗

（1）容量存儲(chǔ)容量存儲(chǔ)器可以容納的二進(jìn)制信息量稱(chēng)為存儲(chǔ)容量（尋址空間，由CPU的地址線決定）

實(shí)際存儲(chǔ)容量：在計(jì)算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。

（2）存取速度存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，又稱(chēng)為讀寫(xiě)周期。（3）可靠性

可靠性是用平均故障間隔時(shí)間來(lái)衡量（MTBF,MeanTimeBetweenFailures）（4）功耗

功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小2、主存儲(chǔ)器的基本組成

MOS型器件構(gòu)成的RAM，分為靜態(tài)和動(dòng)態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路靜態(tài)存儲(chǔ)單元，動(dòng)態(tài)RAM通常用單管組成基本存儲(chǔ)電路。

（1）靜態(tài)存儲(chǔ)單元

（2）動(dòng)態(tài)存儲(chǔ)單元

（3）、地址譯碼器控制邏輯電路數(shù)據(jù)緩沖器存儲(chǔ)體

地址譯碼器：接收來(lái)自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址?？刂七壿嬰娐罚航邮掌x信號(hào)CS及來(lái)自CPU的讀/寫(xiě)控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫(xiě)入。數(shù)據(jù)緩沖器：寄存來(lái)自CPU的寫(xiě)入數(shù)據(jù)或從存儲(chǔ)體內(nèi)讀出的數(shù)據(jù)。存儲(chǔ)體：是存儲(chǔ)芯片的主體，由基本存儲(chǔ)元按照一定的排列規(guī)律構(gòu)成。五、8086系統(tǒng)的存儲(chǔ)器組織

1、存儲(chǔ)器接口應(yīng)考慮的幾個(gè)問(wèn)題存儲(chǔ)器與CPU之間的時(shí)序配合;CPU總線負(fù)載能力;存儲(chǔ)芯片的選用.

2、存儲(chǔ)器地址譯碼方法

（1）.片選控制的譯碼方法

常用的片選控制譯碼方法有線選法、全譯碼法、部分譯碼法和混合譯碼法等。（2）譯碼芯片常用的譯碼芯片是74LS138譯碼器，功能是3－>8譯碼器，有三個(gè)“選擇輸入端”C、B、A和三個(gè)“使能輸入端”G1、G2A#，G2B#以及8個(gè)輸出端Y7#～Y0

#譯碼芯片

74LS138輸入輸出使能選擇G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表

3、 CPU提供的信號(hào)線

數(shù)據(jù)線D15～D0

地址線A19～A0

存儲(chǔ)器或I/O端口訪問(wèn)信號(hào)M/IO# RD#讀信號(hào)

WR#寫(xiě)信號(hào)

BHE#總線高字節(jié)有效信號(hào)

4、8086系統(tǒng)的存儲(chǔ)器接口設(shè)計(jì)基本技術(shù)

存儲(chǔ)器地址譯碼電路的設(shè)計(jì)一般遵循如下步驟：（1）根據(jù)系統(tǒng)中實(shí)際存儲(chǔ)器容量，確定存儲(chǔ)器在整個(gè)尋址空間中的位置；（2）根據(jù)所選用存儲(chǔ)芯片的容量，畫(huà)出地址分配圖或列出地址分配表；

（3）根據(jù)地址分配圖確定譯碼方法；（4）選用合適器件，畫(huà)出譯碼電路圖。

例5－1ROM擴(kuò)展電路（P142）

例5－2RAM擴(kuò)展電路（P144）

六、現(xiàn)代內(nèi)存芯片技術(shù)

1、靜態(tài)RAM

同步SRAM

在統(tǒng)一時(shí)鐘的控制下同步操作，一般支持突發(fā)操作

FIFO

先進(jìn)先出

Multi-SRAM具有多數(shù)據(jù)端口

非揮發(fā)SRAM(NVSRAM)靜態(tài)加后備電源類(lèi)SRAM用動(dòng)態(tài)RAM，內(nèi)部加刷新電路2、動(dòng)態(tài)RAM

FPMDRAM

快速操作時(shí)維持地址不變，由連續(xù)的CAS#信號(hào)對(duì)不同的列地址進(jìn)行操作；EDODRAM

省略了用于行地址建立和保持的時(shí)間以及行、列地址復(fù)合時(shí)間，以提高訪問(wèn)速度；SDRAM

針對(duì)存儲(chǔ)器訪問(wèn)的所有操作（地址譯碼、數(shù)據(jù)的讀出或?qū)懭氲龋┚诮y(tǒng)一時(shí)鐘的控制下同步進(jìn)行；

RDRAM（突發(fā)存取的高速動(dòng)態(tài)隨機(jī)存儲(chǔ)器）采用Rambus信號(hào)標(biāo)準(zhǔn)，允許多個(gè)設(shè)備同時(shí)以高速的帶寬隨機(jī)尋址存儲(chǔ)器，進(jìn)行高速數(shù)據(jù)傳輸。DRAM內(nèi)存條的種類(lèi)SIMM——SingleInlineMemoryModule單列