期末試題-計(jì)算機(jī)組成原理

一、單項(xiàng)選擇A. B. C. D. D.A.B.C.D.某計(jì)算機(jī)的Cache16塊，采用2路組相聯(lián)映射方式，每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存500號(hào)單元所在主存塊應(yīng)裝入到Cache的組號(hào)是： 64KBROM4KBRAM區(qū)，按字節(jié)編址；現(xiàn)要用2K×4位的ROM和4K×8位的RAM來(lái)設(shè)計(jì)該器，則需要上述規(guī)格的ROM數(shù)和RAM數(shù)分別是：4、 D.2、有一個(gè)16K×l的DRAM，內(nèi)是128×128結(jié)構(gòu)，采用分散刷新方式，如果刷新間隔不超過(guò)2ms，刷新信號(hào)的周期是: 16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為A6H，則該 B. 下列關(guān)于CISC的敘述中，正確的是：A．CISC一般采用組合邏輯控制器間的緩存時(shí)間)90ns、80ns、70ns60nsCPU時(shí)鐘周期可取值： B. 第1342個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHZ，則總線帶寬是： B. C．10 D．80中Cache缺失50次，則Cache中率是： B. A．28字 B．218字 D.232字界地址保 B．程序代碼保護(hù)C．?dāng)?shù)據(jù)保 D.棧保鍵盤(pán)輸 D．訪存缺 C．DMA方 D．獨(dú)立請(qǐng)求方外部設(shè)備提出中斷請(qǐng)求的條件 一個(gè)CPU周期結(jié) C．CPU開(kāi)放中斷系 D．總線空 D．都不會(huì)發(fā)生中斷請(qǐng)?jiān)阪準(zhǔn)讲樵?xún)方式下，若有n個(gè)設(shè)備， 有幾條總線請(qǐng)求信 C．有n－1條總線請(qǐng)求信 D．無(wú)法確 D二第23H8~H1:三、一個(gè)程序由1200條指令組成，每條指令的字長(zhǎng)均為4B。假設(shè)這個(gè)程虛擬器FIFO替換算法，分配給這個(gè)程序的主存容量為2048B。頁(yè)的大小為1024B頁(yè)的大小為512B頁(yè)的大小為2048B四、某一單流水線處理機(jī)，包含取指、譯碼、執(zhí)行3個(gè)功能段。取指、譯碼各需1T；在執(zhí)行k： （3)當(dāng)該外設(shè)的數(shù)據(jù)傳輸10MB/S時(shí)DMA方式傳送數(shù)據(jù)。假設(shè)每DMA傳送大小為5000B．且DMA預(yù)處理和后處理的總開(kāi)銷(xiāo)為500個(gè)時(shí)鐘周期，則CPU用于該外設(shè)I/O的時(shí)間整個(gè)CPU時(shí)間的百分比是多少?(假設(shè)DMA與CPU之間沒(méi)有訪存)。第33試題 參考答1、2、3、4、5、6、7、8、9、10、12、13、14、15、16、17、18、19、20、i次求商的余數(shù)為Ri,Ri+1,證明不恢復(fù)余數(shù)法中加減若Ri<0 Ri+1=2(Ri+Y)–Y=2Ri+Y;若Ri>0 Ri+1=2Ri-Y;余數(shù)為正時(shí)，商上1，余數(shù)左移一位，再減去除數(shù)。0100111√√√√√√√√√√√√ 解：(1)（6分）1024B2562048Bn=2個(gè)實(shí)頁(yè)。給定的程序訪存字地址流對(duì)主存空間的使用過(guò)程如圖所示。主存H1=6／12=0．50程序訪存字地址流對(duì)主存空間的使用過(guò)程如圖所示。主存為H2=3／12=0．25的程序訪存字地址流對(duì)主存空間的使用過(guò)程如圖所示。主存為H3=6／12=0．50。取指譯碼加寫(xiě)入取指譯碼取數(shù)寫(xiě)入取指譯碼取數(shù)寫(xiě)入3/9加速比=/=（4+6+5）T/9T五、(20分)（71MB/4B1×106/425×10425×106/500×106=0.05（38在DMA方式下，設(shè)備傳輸率10MB／s，傳送5000B需要的時(shí)間=5000B/ DMA操作（啟動(dòng)和中斷處理）時(shí)間=500時(shí)鐘周期，占CPU的時(shí)間=500/500M=1us=0.001ms,1次DMA操作的總時(shí)間=0.5ms+0.001ms=0．501ms。CPUI/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是0.001ms/0.501≈0.2 A.原 B.反 C.補(bǔ) D.移浮點(diǎn)數(shù)的精度取決 A.尾數(shù)的位 B.階 C.尾數(shù)的編 D.基以 是零的一個(gè)原碼 動(dòng)態(tài)RAM的刷新是 為單位進(jìn)行的A.單 B. C. D.字在虛擬器中 主存中率越高A.頁(yè)面越 B.主存容量越 C.段越 D.輔存容量越 A.全相聯(lián)映 B.直接映 C.組相聯(lián)映 D.混合映在指令格式設(shè)計(jì)中，采用擴(kuò)展操作碼的目的 增加指令長(zhǎng) B.增加地址碼數(shù)C.增加指令數(shù) D.增加尋址空指令操作所需要的數(shù)據(jù)不會(huì)來(lái) A.寄存 B.指令本 C.主存 D.控制 A.數(shù)據(jù)傳 B.移位操 C. D.轉(zhuǎn)子程在控制器的信號(hào)中，相容的信號(hào) 信號(hào)。可以同時(shí)出現(xiàn) B.可以相繼出現(xiàn)C.可以相互替代 D.可以相互容錯(cuò)如果輸入的信息碼為1011，分析該電路的編碼輸出，寫(xiě)出編碼過(guò)程和輸出信息。R 信息輸

碼字輸ADDR1,STORE(mem),-1圖二單總線CPU四、系統(tǒng)與結(jié)構(gòu)分析（1（10（2（10-2試題 參考答2. 3. 1（x溢出邏輯表達(dá)式：V x f

s fs溢出、11表示負(fù)號(hào)、10表示產(chǎn)生了負(fù)向溢出。2（1R2=IN⊕R0(原態(tài))R1=R2(原態(tài) R0=R1(原態(tài))⊕IN⊕R0(原態(tài)運(yùn)算過(guò)程如下：１10１10１１０１1０００11011００１１１0余數(shù)為100，所以，所求的CRC為：１０１11000011011011101011110011-1運(yùn)算過(guò)程如下：１10１1

１０１0０００11011１１01000余數(shù)為001，所以，所求的CRC為：１０１00000011011011101011101000運(yùn)算過(guò)程如下：１1

11010１１１1余數(shù)為111，所以，所求的CRC為：0０１01100000000000001101101110-2ADDR1, R1→GRALU=B，PCPC→ABADS，DB→IR，MEMMEM→ALU(B),ALU=B四、系統(tǒng)與結(jié)構(gòu)分析題（共20分儲(chǔ)塊，每塊由128個(gè)字組成，以字作為訪存地址單位。（1（10（2（10解：（自己完成-3 B.提供了人機(jī)交互的界 D.能進(jìn)行科學(xué)計(jì) B.編碼電路，或非C.溢出判斷電路，異或 D.移位電路，與或非 A. C. 設(shè)［X］補(bǔ)=1.x1x2x3，僅 時(shí)，X>-1/2成立x1必須為1，x2x3任 D.x1必須為0，x2x3任 C.實(shí)現(xiàn)程序和程序控 。 10．CPU組成中不包括 指令寄存器B．指令譯C．地址寄存 運(yùn)算 B. 第13 CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新器的容量是 Ａ.1MB B.512KB Ｃ.256KB D.8MB 約 B.中斷服務(wù)例行程序地C.中斷服務(wù)例行程序地址的指示 A.一個(gè)指令周 B.一個(gè)機(jī)器周期C.一個(gè)時(shí)鐘周 D.一個(gè)周第23設(shè)Cache初態(tài)為空．CPU依次占從主存第0、12…、100號(hào)單元讀出101個(gè)字，主存一次讀出一個(gè)字塊，并再重復(fù)此次序讀10次，問(wèn)是多少？CPU結(jié)構(gòu)如下圖所示。A，B，C8位寄存器，它們的輸入和輸出數(shù)據(jù)的控INA，INa，INc和OUTA，OUTB，OUTc；A，C還可以級(jí)聯(lián)右移，其移位控制信號(hào)為SHTAC；A的清空控制信號(hào)為CLAA，DSETD1計(jì)數(shù)器控制信號(hào)DECD；ZS為狀態(tài)信號(hào)，當(dāng)D=0時(shí)，Z=1，SC寄存器的最低位；＋為ALU的加法控制信號(hào)。該計(jì)算機(jī)采用微程序控制，微指令格式為： INA、INB、INC、＋、CLRA、SETD、DECD和SHTAC寫(xiě)出實(shí)現(xiàn)B*C→AC(A存放積)的微操作流程圖編。第33試題 參考答一、單項(xiàng)選擇題（每小題2分，共20分1.A2.A3.C4.C5.B6.B7．D 11．C12．D13．A14．B 16．B17．A18．B19．C200100111√√√√√√√√√√√√ 三、(10分) 1111 1111 主存一次讀出一個(gè)字塊，即主存為八體交叉器。由于每個(gè)字塊有8個(gè)字，所以CPU的0，1，……，100字單元分別在字塊0～字塊11和字塊12中，采用4路組相聯(lián)映像將分別所以=（101-13＋10×101）/（11×101）＝有cache則訪存時(shí)間=T＋(1-98.8%)×5T＝１.012T 12345112233445512345123455/13△t 5×5/4×13=(2)使用瓶頸段細(xì)分方法改造流水線瓶頸段S2S3，改造后連續(xù)處理4個(gè)數(shù)據(jù)的時(shí)空?qǐng)D如12345123451234512345123455/9△t 5×5/5×9=或12345224411335512345123455/9△t 5×5/5×9=S=1YNA、C級(jí)聯(lián)S=1NS=1YNA、C級(jí)聯(lián)S=1N ＋，NZ=1NZ=1YZ=1YNZ=1YNDECD2微程序流程BCF001BCF01Z=0，則按BCF11；BCF10S=1BCF11；BCF=11，則無(wú)條件按BCF轉(zhuǎn)；OUTA，OUTBOUTA，OUTB，＋，INA 00取 00NZ=1Z=1Y11DECD （10分）

3微地址的 中斷請(qǐng)求寄存器 0 0 中 寄存A 位一 單選 A. D．(2-2-n)- 靜態(tài)RAM、動(dòng)態(tài)RAM都屬易失性器，斷電后的信息某RAM，其容器為1024K×16位，該的地址線和數(shù)據(jù)線數(shù)目分別 20， C． 在主存和CPU之間增加Cache的目的 C．解決CPU與內(nèi)存之間的速度匹配問(wèn) =1.a1a2a31X1a～a 補(bǔ) 某浮點(diǎn)數(shù)字12位，其中階1位，階碼數(shù)317位，階碼以2為低，40ns，主存與Cache81μs。一程序首先主存單元20，21，…，45。然后重復(fù)主存單元18，19，…，45四次。假如Cache沒(méi)有命中時(shí)，將主存對(duì)應(yīng)塊一次全部讀入Cache中。計(jì)算Cache中率。（地址為十三個(gè)機(jī)器周期。設(shè)計(jì)實(shí)現(xiàn)上述4個(gè)機(jī)器周期的邏輯圖。++試題 參考答一 單選題（20分 二、運(yùn)算系統(tǒng)（12分（6分）設(shè)［X］=1.a1a2a3，若要-1X ,a～a要滿足什么條件 補(bǔ) 解：a1a2 a3任（6分最小規(guī)格化正數(shù)是：2-1）×2-8=2-三、器系統(tǒng)（共24分6×（9+13）18~230塊[28×4+(26-4）)/(26+28×4)=97(3)4×lus26+28×4)四、控制系統(tǒng)（共22分A0000