第十四講控制器

第十四講控制器（一）本講主要內(nèi)容CPU的結(jié)構(gòu)控制器概述控制器的控制方式硬布線控制器及其設(shè)計(jì)微程序控制器及其設(shè)計(jì)一、CPU的結(jié)構(gòu)（一)、CPU的功能取指令分析指令執(zhí)行指令，發(fā)出各種操作命令控制程序輸入及結(jié)果的輸出總線管理處理異常情況和特殊請(qǐng)求1.控制器的功能2.運(yùn)算器的功能實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算指令控制操作控制時(shí)間控制數(shù)據(jù)加工處理中斷（二）、CPU的內(nèi)部結(jié)構(gòu)1.用戶可見寄存器(1)通用寄存器（三）、CPU的寄存器存放操作數(shù)可作某種尋址方式所需的專用寄存器(2)數(shù)據(jù)寄存器存放操作數(shù)（滿足各種數(shù)據(jù)類型）兩個(gè)寄存器拼接存放雙倍字長(zhǎng)數(shù)據(jù)(3)地址寄存器存放地址，其位數(shù)應(yīng)滿足最大的地址范圍用于特殊的尋址方式段基值棧指針(4)條件碼寄存器存放條件碼，可作程序分支的依據(jù)如正、負(fù)、零、溢出、進(jìn)位等2.控制和狀態(tài)寄存器(1)控制寄存器PC控制CPU操作(2)狀態(tài)寄存器狀態(tài)寄存器其中MAR、MDR、IR

用戶不可見存放條件碼PSW寄存器存放程序狀態(tài)字

PC

用戶可見3.舉例Z80008086MC68000MARMMDRIR8.1（四）、操作控制器和時(shí)序產(chǎn)生器

數(shù)據(jù)通路：許多寄存器之間傳送信息的通路。操作控制器的功能:根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種操作控制信號(hào)，以便正確地選擇數(shù)據(jù)通路，把有關(guān)數(shù)據(jù)打入到一個(gè)寄存器，從而完成取指令和執(zhí)行指令的控制。根據(jù)設(shè)計(jì)方法不同，操作控制器可分為三種:1.硬連線控制器，是采用時(shí)序邏輯技術(shù)來(lái)實(shí)現(xiàn)的；2.微程序控制器，是采用存儲(chǔ)邏輯來(lái)實(shí)現(xiàn)的。3.陣列邏輯控制器，是采用PLA陣列來(lái)實(shí)現(xiàn)，屬于存儲(chǔ)邏輯。時(shí)序產(chǎn)生器：對(duì)各種操作信號(hào)實(shí)施時(shí)間上的控制

。

主要功能從內(nèi)存中取指令，計(jì)算下一條指令的地址；對(duì)指令進(jìn)行譯碼，產(chǎn)生操作控制信號(hào)；控制指令執(zhí)行的步驟和數(shù)據(jù)流動(dòng)的方向。生成控制信號(hào)的方法硬連線邏輯方式微程序方式陣列邏輯方式二、控制器概述

（一）、控制器的主要功能1、取指令：根據(jù)程序入口地址取出第一條指令2、分析指令：確定指令的操作產(chǎn)生相應(yīng)的操作形成操作數(shù)的地址3、執(zhí)行指令：根據(jù)操作命令和操作數(shù)地址形成操作控制信號(hào)序列。4、控制程序和數(shù)據(jù)的輸入和結(jié)果輸出5、對(duì)異常情況和某些請(qǐng)求進(jìn)行處理陷阱中斷請(qǐng)求

DMA請(qǐng)求（二）、控制器的組成程序計(jì)數(shù)器(PC)：存當(dāng)前正在執(zhí)行的指令的地址存即將執(zhí)行的下一條指令的地址存下一條預(yù)取指令的地址。指令寄存器(IR)：存放當(dāng)前正在執(zhí)行的指令指令譯碼器（ID）：對(duì)操作碼進(jìn)行分析,產(chǎn)生相應(yīng)控制信號(hào)。脈沖源：時(shí)鐘信號(hào),reset信號(hào)啟?？刂凭€路：開啟、封鎖機(jī)器工作時(shí)鐘時(shí)序控制信號(hào)形成部件：產(chǎn)生節(jié)拍序列脈沖信號(hào)程序狀態(tài)字（PSW）：狀態(tài)寄存器，標(biāo)志位,控制位控制器邏輯框圖微操作控制形成部件時(shí)序脈沖發(fā)生器指令譯碼器操作碼地址碼啟停地址形成電路PCCPU外部狀態(tài)脈沖源微操作控制信號(hào)+1(控制臺(tái))MARIR1.根據(jù)不同指令的操作碼產(chǎn)生所需的微操作命令,即指令譯碼2.操作命令與時(shí)序脈沖結(jié)合形成一定時(shí)序的微命令實(shí)現(xiàn)方法:

組合邏輯:硬布線邏輯；可編程邏輯陣列(PLA)

存儲(chǔ)邏輯:微程序控制邏輯一個(gè)時(shí)序系統(tǒng)的組成如圖所示:M1脈沖發(fā)生器節(jié)拍發(fā)生器周期狀態(tài)觸發(fā)器……脈沖源啟動(dòng)暫停M2T1T2(三)時(shí)序系統(tǒng)的組成1.脈沖源:由石英晶體震蕩器及“與非門”組合的震蕩電路組成2.脈沖發(fā)生器:通常是一個(gè)環(huán)行脈沖發(fā)生器,采用循環(huán)移位寄存器的形式,產(chǎn)生一組有序的、間隔相等或不等的脈沖序列3.節(jié)拍發(fā)生器:按先后順序,循環(huán)地發(fā)出若干時(shí)鐘周期信號(hào),最后通過(guò)譯碼電路,產(chǎn)生最后所需的節(jié)拍脈沖,通常由計(jì)數(shù)譯碼器電路組成.指令周期：取出一條指令并執(zhí)行該指令的時(shí)間機(jī)器周期：CPU同主存或外設(shè)進(jìn)行一次信息交換所需的時(shí)間─總線周期、CPU周期時(shí)鐘周期：CPU執(zhí)行一個(gè)微操作的最小時(shí)間單位─節(jié)拍周期、T周期三者關(guān)系：一個(gè)指令周期包含若干個(gè)CPU周期，一個(gè)CPU周期的功能由多個(gè)時(shí)鐘周期來(lái)完成4.周期狀態(tài)觸發(fā)器:產(chǎn)生電路與節(jié)拍發(fā)生器產(chǎn)生電路類似.表示CPU當(dāng)前處于指令周期的哪個(gè)機(jī)器周期5.啟?？刂七壿?控制時(shí)鐘系統(tǒng),只有當(dāng)啟動(dòng)機(jī)器運(yùn)行時(shí),才允許發(fā)出所需的時(shí)鐘脈沖,而且,由于機(jī)器的啟停是隨機(jī)的,必須考慮發(fā)出的脈沖是完整的.時(shí)序控制邏輯基本概念（四）時(shí)序產(chǎn)生器1、多級(jí)時(shí)序的概念

(1)指令周期:在時(shí)序系統(tǒng)中通常不為指令周期設(shè)置時(shí)間標(biāo)志信號(hào),因而也不將其作為時(shí)序的一級(jí).

(2)機(jī)器周期:設(shè)置一組周期狀態(tài)觸發(fā)器,以標(biāo)志不同的機(jī)器周期.任一時(shí)刻只允許其中的一個(gè)觸發(fā)器為1,表明CPU當(dāng)前處在哪個(gè)機(jī)器周期.

(3)時(shí)鐘周期:一個(gè)時(shí)鐘周期內(nèi)完成一步基本操作.

(4)時(shí)鐘脈沖信號(hào):作為時(shí)序系統(tǒng)的基本定時(shí)信號(hào).2、多級(jí)時(shí)序信號(hào)之間的關(guān)系:

指令周期不作為時(shí)序的一級(jí),下圖反映了機(jī)器周期、時(shí)鐘周期、時(shí)鐘脈沖三級(jí)時(shí)序信號(hào)的關(guān)系。

通常硬布線邏輯使用三級(jí)時(shí)序系統(tǒng)。

微程序控制邏輯使用兩級(jí)時(shí)序系統(tǒng)一個(gè)指令周期機(jī)器周期M1機(jī)器周期M2機(jī)器周期M3時(shí)鐘周期T1時(shí)鐘周期T2時(shí)鐘周期T3時(shí)鐘脈沖CLK三級(jí)時(shí)序信號(hào)間的關(guān)系φφT1-T4為四個(gè)輸出節(jié)拍脈沖,其譯碼邏輯表達(dá)式為:T1=C1*C2T2=C2*C3T3=C3T4=C1時(shí)序產(chǎn)生器的主要邏輯電路12345678910CPU周期CPU周期T1T2T3T4C4C1C2C3φ（五）五條基本指令執(zhí)行過(guò)程MOV R0, R1LAD R1, 6ADD R1, R2STO R2, (R3)JMP 101MOV指令取指令過(guò)程MOV指令取指令過(guò)程MOV指令執(zhí)行過(guò)程LAD指令取指令過(guò)程LAD指令執(zhí)行過(guò)程ADD指令取指令過(guò)程ADD指令執(zhí)行過(guò)程STO指令取指令過(guò)程STO指令執(zhí)行過(guò)程STO指令執(zhí)行過(guò)程JMP指令取指令過(guò)程JMP指令執(zhí)行過(guò)程用方框圖語(yǔ)言表示的指令周期

例：下圖為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功能），M為主存（受R/W信號(hào)控制），它既存放指令又存放數(shù)據(jù)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號(hào)決定完成何種操作，控制信號(hào)G控制的是一個(gè)門電路，它相當(dāng)于兩條總線之間的橋。另外，線上標(biāo)注有小圓圈表示有控制信號(hào)，例如yi表示Y寄存器的輸入控制信號(hào)，R1o為寄存器Ri的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。（1）“ADDR2,RO”指令完成(RO)+(R2)→R2的功能操作,畫出其指令周期流程圖，假設(shè)該指令的地址已放入PC中。并列出相應(yīng)的微操作控制信號(hào)序列。（2）“SUBR1,R3”指令完成(R1)-(R3)→R1的功能操作,畫出其指令周期流程圖，并列出相應(yīng)的微操作控制信號(hào)序列。產(chǎn)生不同微操作命令序列所用的時(shí)序控制方式1.同步控制方式任一微操作均由統(tǒng)一基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)控制CLK機(jī)器周期機(jī)器周期機(jī)器周期（取指令）（取有效地址）（執(zhí)行指令）指令周期T0T1T2T3T0T1T2T3T0T1T2T3(1)采用定長(zhǎng)的機(jī)器周期以最長(zhǎng)的微操作序列和最繁的微操作作為標(biāo)準(zhǔn)機(jī)器周期內(nèi)節(jié)拍數(shù)相同三、控制器的控制方式(2)采用不定長(zhǎng)的機(jī)器周期機(jī)器周期機(jī)器周期（取指令）（執(zhí)行指令）指令周期T0T1T2T3T0T1T2節(jié)拍(狀態(tài))機(jī)器周期機(jī)器周期（取指令）（執(zhí)行指令）T0T1T2T3T0T1T2T3TT延長(zhǎng)機(jī)器周期內(nèi)節(jié)拍數(shù)不等(3)采用中央控制和局部控制相結(jié)合的方法T0T1T2T3T0T1T2中央控制節(jié)拍

T3T0T1中央控制節(jié)拍機(jī)器周期執(zhí)行周期指令周期取指周期T0T1T2T3局部控制的節(jié)拍寬度與中央控制的節(jié)拍寬度一致T*T*T*局部控制節(jié)拍…異步控制方式：采用“結(jié)束——起始”的工作方式，無(wú)統(tǒng)一的時(shí)序信號(hào)。特點(diǎn)：a）每條指令按實(shí)際需要產(chǎn)生節(jié)拍數(shù)b）指令執(zhí)行完畢，發(fā)出“結(jié)束”信號(hào)c）控制器收到“結(jié)束”信號(hào)，開始執(zhí)行下條指令優(yōu)點(diǎn)：運(yùn)行速度快缺點(diǎn)：控制電路比較復(fù)雜2.異步控制方式(分散控制方式):每條指令、每個(gè)微操作需要多少時(shí)間就占用多少時(shí)間，不采用統(tǒng)一的周期和節(jié)拍，時(shí)間上的銜接通過(guò)應(yīng)答通訊方式(握手方式)實(shí)現(xiàn).無(wú)時(shí)間浪費(fèi),但時(shí)序控制比較復(fù)雜.聯(lián)合控制方式：將同步控制方式與異步控制方式結(jié)合使用。特點(diǎn)：a）大部分指令按同步控制執(zhí)行——中央控制b）小部分特殊指令（過(guò)長(zhǎng)、過(guò)短），采用異步控制方式執(zhí)行——局部控制優(yōu)點(diǎn)：能保證一定的運(yùn)行速度缺點(diǎn)：電路設(shè)計(jì)相對(duì)復(fù)雜3.聯(lián)合控制方式:同步控制與異步控制相結(jié)合.4.人工控制方式(1)Reset鍵(2)連續(xù)和單條指令執(zhí)行轉(zhuǎn)換開關(guān)(3)符合停機(jī)開關(guān)五、多級(jí)時(shí)序系統(tǒng)實(shí)例分析1.8085的組成A15~A8中斷控制AC(8)TR(8)FR(5)IR(8)IDAL（16）PC（16）SP（16）L（8）H（8）E（8）D（8）C（8）B（8）

指令譯碼和機(jī)器周期編碼ALU定時(shí)和控制時(shí)鐘控制狀態(tài)DMA復(fù)位ABR(8)ADBR(8)8位內(nèi)部數(shù)據(jù)總線I/O控制INTAINTRSIDSODCLKReadyRDWRALEIO/MHLDAResetoutAD7~AD02.8085的外部引腳(1)地址和數(shù)據(jù)信號(hào)(2)定時(shí)和控制信號(hào)(3)存儲(chǔ)器和I/O初始化A15~A8

AD7~AD0SIDSOD入X1X2入HOLDReady出

HLDA出CLK

ALES0S1

IO/M

RD

WR12345678910111213141516171819204039383736353433323130292827262524232221X1X2ResetoutSODSIDTrapRST7.5RST6.5RST5.5INTAAD0AD1AD2AD3AD4AD5AD6AD7VSSINTRVCCHOLDHLDACLK(out)RsestinReadyIO/MS1RDWRALES0A15A14A13A12A11A10A9A89.2(4)與中斷有關(guān)的信號(hào)(5)CPU初始化(6)電源和地出INTATrap重新啟動(dòng)中斷入INTR入Resetin出ResetoutVCC+5VVSS

地1234567891011121314151617181920403938373635343332313029282