電工第三十一講課件

§4—4組合邏輯電路

邏輯電路按其功能分為:

組合邏輯電路和時(shí)序邏輯電路

電路任意時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。

組合電路就是由門(mén)電路組合而成，電路中沒(méi)有記憶單元，沒(méi)有反饋通路。組合邏輯電路組合邏輯電路X0X1X2Xn-1Y0Y1Y2Ym-1X0、X1、X2Xn-1——輸入變量Y0、Y1、Y2Ym-1——輸出變量Y0=f0(X0，X1，X2Xn-1）Y1=f1(X0，X1，X2Xn-1）Y2=f2(X0，X1，X2Xn-1）Ym-1=fm-1(X0，X1，X2Xn-1）每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：X0X1Xn-1Y0Y1Yn-1一、組合邏輯電路的分析和設(shè)計(jì)方法（1）根據(jù)給定邏輯圖寫(xiě)出輸出邏輯函數(shù)表達(dá)式；1、組合電路的分析（2）對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)，寫(xiě)出最簡(jiǎn)與或表達(dá)式；（3）根據(jù)最簡(jiǎn)表達(dá)式列出真值表；（4）由真值表來(lái)說(shuō)明電路的具體邏輯功能?！纠?】分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111邏輯功能D3110D2100D101001D0000YA1A0S四選一數(shù)據(jù)選擇器A1A0:選擇控制(地址)D3D2D1D0:數(shù)據(jù)輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(選通端、片選端)

低電平有效YD3SD2D1D0A0A1&&&&&111【例3】分析下面組合電路的邏輯功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

當(dāng)A>B時(shí),Y1=1

當(dāng)A=B時(shí),Y2=1

當(dāng)A<B時(shí),Y3=1是一位數(shù)字比較器【例1】設(shè)計(jì)一三人表決電路。設(shè)計(jì)要求：多數(shù)贊成通過(guò)，反之不通過(guò)。并用與非門(mén)實(shí)現(xiàn)該電路。1.設(shè)定變量：用A、B、C和Y分別表示輸入和輸出信號(hào)；2.狀態(tài)賦值:贊成用1表示，反之用0表示。表決結(jié)果用指示燈表示；燈亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011114.寫(xiě)邏輯函數(shù)表達(dá)式并化簡(jiǎn)：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC5.畫(huà)出邏輯圖：三人表決電路10A+5VBCY&&&&R=ABACBCY【例2】設(shè)計(jì)一個(gè)可控制的組合電路，要求：當(dāng)控制端

E=0時(shí)，輸出端

Y=X2；當(dāng)E=1時(shí)，輸出端Y=3X+5。X=AB為兩位的二進(jìn)制數(shù)，Y也用二進(jìn)制數(shù)表示?？刂贫薊AB000011100011110100101101輸入X輸出YY3Y2Y1Y000000001010010010101100010111110Y3=AB+EA+EBY2=EAB+EAB+EABY1=EAY0=EB+EB二、加法器1、半加器不考慮低位進(jìn)位輸入，兩數(shù)碼A、B相加，稱(chēng)半加X(jué)

Y

S000011101110C0001S=XY

+XY=XY+C=XY=1&SCXYXYSCCO2、全加器COCnXnYnSnCn-1CI被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱(chēng)為“全加”真值表1110100110010100111011101001110010100000CnSnCn-1

Yn

Xn

全減器的真值表如何？全加器1110100110010100111011101001110010100000CnSnCn-1

Yn

Xn

Sn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1=Xn(YnCn–1)+Xn(YnCn–1)=XnYnCn–1Cn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1=(XnYn)Cn–1+XnYn集成全加器芯片74183【例】分析下面由全加器構(gòu)成的組合電路的邏輯功能1Xn2Xn1Yn2Yn1Cn2Cn1Cn-12Cn-11Sn2Sn+VCC地1781474183YABCDECnSnAnBn

Cn-CnSnAnBn

Cn-CnSnAnBn

Cn-簡(jiǎn)化真值表：ABCDE狀態(tài)Y111100002個(gè)1111個(gè)1001100102個(gè)11個(gè)1邏輯功能：五人表決電路3、四位串行進(jìn)位加法器特點(diǎn)：電路簡(jiǎn)單，連接方便，但運(yùn)算速度慢。4、四位并行進(jìn)位(超前進(jìn)位)加法器串行進(jìn)位的延遲級(jí)數(shù)與位數(shù)成正比。并行進(jìn)位則要求所有進(jìn)位位同時(shí)建立產(chǎn)生。需要設(shè)置專(zhuān)用的進(jìn)位電路來(lái)同時(shí)產(chǎn)生各位的進(jìn)位Cn.

進(jìn)位電路綜合所有低位的加數(shù)、被加數(shù)及最低位進(jìn)位，使得每個(gè)進(jìn)位狀態(tài)同時(shí)產(chǎn)生，稱(chēng)“超前進(jìn)位加法器”。集成四位并行進(jìn)位加法器74283X2Y2C4+VCC地1891674283F2F1X1Y1F3X3Y3F4X4Y4C0用四位加法電路實(shí)現(xiàn)四位二進(jìn)制數(shù)加、減法用四位加法電路實(shí)現(xiàn)8421碼到余三碼的轉(zhuǎn)換用四位加法電路實(shí)現(xiàn)余三碼到8421碼的轉(zhuǎn)換X1X2X3X4Y1Y2Y3Y4F1F2F3F4C0C474283三、編碼器功能：對(duì)應(yīng)輸入的每一個(gè)狀態(tài)，輸出一個(gè)編碼。二進(jìn)制編碼器8421編碼器優(yōu)先編碼器補(bǔ)充：數(shù)制與碼制數(shù)制：十進(jìn)制、二進(jìn)制、十六進(jìn)制碼制：X1=+0.1101011（真值）X1=0.1101011符號(hào)位（機(jī)器數(shù)）X2=–0.1011011（真值）X2=1.1011011（機(jī)器數(shù)）二進(jìn)制數(shù)二進(jìn)制數(shù)的編碼十進(jìn)制數(shù)的二進(jìn)制編碼常用十進(jìn)制數(shù)碼十進(jìn)制數(shù)8421碼2421碼5211碼余3碼格雷碼000000000000000110000100010001000101000001200100010001101010011300110011010101100010401000100011101110110501011011100010001110601101100100110011010701111101110010101000810001110110110111100910011111111111000100有權(quán)碼無(wú)權(quán)碼一)二進(jìn)制編碼器1.定義：用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路叫做二進(jìn)制編碼器示意框圖：二進(jìn)制編碼器Y0Y1Yn–1I0I2n–1輸入2n個(gè)信號(hào)輸出n位二進(jìn)制代碼I12.特點(diǎn)：任意一時(shí)刻只能對(duì)一個(gè)信號(hào)進(jìn)行編碼，即只允許一個(gè)信號(hào)為有效電平（低電平或高電平），而其余信號(hào)為無(wú)效電平。三)優(yōu)先編碼器1.定義：可以對(duì)同時(shí)輸入的多個(gè)信號(hào)中具有優(yōu)先權(quán)的信號(hào)進(jìn)行編碼的編碼器。優(yōu)先級(jí)別是由編碼者事先規(guī)定好的。2.特點(diǎn)：任意一時(shí)刻可以允許多個(gè)輸入信號(hào)同時(shí)有效?！纠吭O(shè)計(jì)一個(gè)三位二進(jìn)制優(yōu)先編碼器。優(yōu)先級(jí)別為I7

I0輸入I7I6I5I4I3I2I1I0輸出Y2Y1Y011101110001101000110000001011000001010000000100100000001000輸出信號(hào)最簡(jiǎn)表達(dá)式：（略）邏輯圖：（略）集成優(yōu)先編碼器——74148（8線-3線）(1)輸入、輸出均以低電平作為有效信號(hào)。(2)ST—使能輸入(3)YS—使能輸出。“電路工作，但無(wú)編碼輸入”1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0

654321ST(4)YEX—擴(kuò)展端?！半娐饭ぷ?，有編碼輸入”集成優(yōu)先編碼器——741487IE1I1I2I543I6IIA01A2AEOGS0I111111111111≥1≥1≥1≥1&&&&【例1】A3

07815若高位片有“0”輸入，高位YS=1,禁止低位片。若高位片無(wú)“0”輸入，高位YS=0,低位片工作。輸入A3A2A1A0I0=011