西電上課組成原理考研2014-lecture

計算機組成原理考研輔導(dǎo)第3部分按章節(jié)復(fù)習(xí)車向泉

計算機組成原理考研輔導(dǎo)第4章指令系統(tǒng)考研大綱（一）指令格式

1.

指令的基本格式

2.定長操作碼指令格式

3.

擴展操作碼指令格式（二）指令的尋址方式

1.

有效地址的概念

2.

數(shù)據(jù)尋址和指令尋址

3.

常見尋址方式（三）CISC和RISC的基本概念3計算機組成原理考研輔導(dǎo)第4章指令系統(tǒng)4.1指令格式4.1指令格式指令的基本格式

操作碼、地址碼。定長操作碼指令格式

規(guī)整性好，解碼簡單，占用的空間大。擴展操作碼指令格式

短碼不能是長碼的前綴。54.1指令格式：習(xí)題某計算機指令字長16位，指令有雙操作數(shù)、單操作數(shù)和無操作數(shù)3種格式，每個操作數(shù)字段均由6位二進制表示，該指令系統(tǒng)共有m條(m＜16)雙操作數(shù)指令，并存在無操作數(shù)指令。若采用擴展操作碼技術(shù)，那么最多還可以設(shè)計出_____條單操作數(shù)指令。A.26 B.(24-m)×26-1C.(24-m)×26 D.(24-m)×(26-1)某指令系統(tǒng)指令長為8位，每一地址碼長3位，用擴展操作碼技術(shù)。若指令系統(tǒng)具有2條二地址指令、10條零地址指令，則最多有_____條一地址指令。A.20 B.14 C.10 D.664.1指令格式：綜合應(yīng)用某臺計算機有指令128種，用兩種操作碼編碼方案：1）用定長操作碼編碼方案設(shè)計其操作碼編碼；2）如果在128種指令中常用指令有8種，使用頻率達到80%，其余指令使用頻率為20%，采用擴展操作碼編碼方案設(shè)計其操作碼編碼，并求出其操作碼的平均長度?！窘狻?）7位操作碼。2）8×2n≥120，n＝4。平均碼長＝＝4×80%＋8×20%＝4.8位7操作碼說明0000表示常見的

8種指令0001……01111000000016種10000001……10001111…………1110000016種11100001……11101111111100008種11110001……111101114.1指令格式：綜合應(yīng)用某16位模型機共有64種操作碼，位數(shù)固定，且具有以下特點：采用一地址或二地址格式。有寄存器尋址、直接尋址、相對尋址（位移量為-128～+127）3種尋址方式。有16個通用寄存器，算數(shù)運算和邏輯運算均在寄存器中，結(jié)果也在寄存器中。取數(shù)/存數(shù)指令在通用寄存器和存儲器之間傳送數(shù)據(jù)。存儲器容量為1MB，按字節(jié)編址。要求設(shè)計算數(shù)邏輯指令、取數(shù)/存數(shù)指令、相對轉(zhuǎn)移指令的格式，并簡述理由。84.1指令格式：綜合應(yīng)用算數(shù)邏輯指令：9操作碼6bit尋址特征2bit寄存器編號4bit寄存器編號4bitOPMRiRj取數(shù)/存數(shù)指令：6bit2bit4bit4bitOPMRiA1A26bit2bit4bit4bitOPMA（位移量，補碼）相對轉(zhuǎn)移指令：（存儲器地址）計算機組成原理考研輔導(dǎo)第4章指令系統(tǒng)4.2指令尋址方式4.2指令尋址方式指令尋址：順序：PC+1跳躍：轉(zhuǎn)移類指令數(shù)據(jù)尋址隱含尋址立即(數(shù))尋址直接尋址間接尋址寄存器尋址寄存器間接尋址相對尋址：EA=(PC)+A基址尋址：EA=(基址寄存器)+A變址尋址：EA=(變址寄存器)+A堆棧尋址11分段數(shù)組變變4.2指令尋址方式：習(xí)題與本指令的地址有關(guān)的尋址方式是_____。A.立即尋址 B.寄存器尋址C.相對尋址 D.直接尋址12設(shè)相對尋址的轉(zhuǎn)移指令占兩個字節(jié)，第一個字節(jié)是操作碼，第二個字節(jié)是相對位移量(用補碼表示)，若CPU每當(dāng)從存儲器取出一個字節(jié)時，即自動完成(PC)+1→PC。若轉(zhuǎn)移指令的地址(原題：當(dāng)前PC的內(nèi)容)為2008H，要求轉(zhuǎn)移到2001H，則該轉(zhuǎn)移指令第二個字節(jié)的內(nèi)容為_____。A.05H B.07H C.F8H D.F7H4.2指令尋址方式：習(xí)題堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進棧操作的動作是：(A)→MSP，(SP)-1→SP，那么出棧操作的動作應(yīng)該為_____。 A.(MSP)→A，(SP)+1→SP B.(SP)+1→SP，(MSP)→A C.(SP)-1→SP，(MSP)→A D.(MSP)→A，(SP)-1→SP134.2指令尋址方式：綜合應(yīng)用某16位機器所使用的指令格式和尋址方式如圖所示。該機器有4個20位基址寄存器，16個16位通用寄存器(可用作變址寄存器)，指令匯編中的S(源)、D(目標(biāo))都是通用寄存器，M是主存的一個單元，三種指令的操作碼分別是MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH，MOV是傳送指令，STA為寫數(shù)指令，LDA為讀數(shù)指令。141510987430OP－目標(biāo)源1510987430OP基址源變址位移量1510987430OP－目標(biāo)20位地址MOVS,DSTAS,MLDAM,D1）分析三種指令格式和尋址方式特點。2）處理機完成哪一種操作所花的時間最短？哪一種最長？第二種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？3）下列指令字代表什么操作？若編碼不正確，如何改正？①F0F1H,3CD2H②2856H③6DC6H④1C2H4.2指令尋址方式：綜合應(yīng)用20位基址寄存器，16位通用寄存器(可用作變址寄存器)，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。151510987430OP－目標(biāo)源1510987430OP基址源變址位移量1510987430OP－目標(biāo)20位地址MOVS,DSTAS,MLDAM,D2）處理機完成哪一種操作所花的時間最短？哪一種最長？第二種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？3）下列指令字代表什么操作？若編碼不正確，如何改正？①F0F1H,3CD2H②2856H③6DC6H④1C2H1）分析三種指令格式和尋址方式特點。單字長二地址RR型指令。雙字長二地址RS型指令。

S：基址或變址尋址雙字長二地址RS型指令。

S：直接尋址4.2指令尋址方式：綜合應(yīng)用20位基址寄存器，16位通用寄存器(可用作變址寄存器)，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。161510987430OP－目標(biāo)源1510987430OP基址源變址位移量1510987430OP－目標(biāo)20位地址MOVS,DSTAS,MLDAM,D3）下列指令字代表什么操作？若編碼不正確，如何改正？①F0F1H,3CD2H②2856H③6DC6H④1C2H2）處理機完成哪一種操作所

花的時間最短？哪一種最長？

第二種指令的執(zhí)行時間有時會

等于第三種指令的執(zhí)行時間嗎？第一種；第二種；不會。4.2指令尋址方式：綜合應(yīng)用20位基址寄存器，16位通用寄存器(可用作變址寄存器)，MOV(OP)=AH，STA(OP)=1BH，LDA(OP)=3CH。171510987430OP－目標(biāo)源1510987430OP基址源變址位移量1510987430OP－目標(biāo)20位地址MOVS,DSTAS,MLDAM,D3）下列指令字代表什么操作？若編碼不正確，如何改正？①F0F1H,3CD2H1111000011110001B3CD2H②2856H③6DC6H④1C2H001010000101

0110011011011100

0110000000011100

0010計算機組成原理考研輔導(dǎo)第4章指令系統(tǒng)4.3

CISC和RISC的基本概念4.3CISC和RISC的基本概念CISC：ComplexInstructionSetComputer，

復(fù)雜指令集計算機結(jié)構(gòu)用一條指令代替一串指令增加新的指令增強指令功能，設(shè)置功能復(fù)雜的指令增加尋址方式增加數(shù)據(jù)表示方式RISC：ReducedInstructionSetComputer，

精簡指令集計算機結(jié)構(gòu)只保留功能簡單的指令功能較復(fù)雜的指令用軟件實現(xiàn)提高流水線效率194.3CISC和RISC的基本概念RISC的特點：指令系統(tǒng)簡單指令條數(shù)少、格式少、長度固定、功能簡單尋址方式少采用硬布線控制邏輯（不用或少用微程序控制）Load/Store結(jié)構(gòu)只有LOAD和STORE指令可以訪問存儲器寄存器多寄存器窗口技術(shù)十分重視提高流水線的執(zhí)行效率大部分指令可以單周期執(zhí)行完成延遲轉(zhuǎn)移技術(shù)十分強調(diào)優(yōu)化編譯技術(shù)的作用20大多數(shù)RISC機不能與老機器兼容計算機組成原理考研輔導(dǎo)第5章中央處理器考研大綱（一）CPU的功能和基本結(jié)構(gòu)（二）指令執(zhí)行過程（三）數(shù)據(jù)通路的功能和基本結(jié)構(gòu)（四）控制器的功能和工作原理 1.硬布線控制器 2.微程序控制器微程序、微指令和微命令微指令格式，微命令的編碼方式微地址的形成方式（五）指令流水線

1.

指令流水線的基本概念

2.

指令流水線的基本實現(xiàn)

3.

超標(biāo)量和動態(tài)流水線的基本概念（六）多核處理器的基本概念22計算機組成原理考研輔導(dǎo)第5章中央處理器5.1

CPU的功能和基本結(jié)構(gòu)5.1CPU的功能和基本結(jié)構(gòu)CPU的功能：指令控制操作控制時間控制數(shù)據(jù)加工中斷處理24CPU的結(jié)構(gòu)：運算器控制器

取指令、分析指令、

產(chǎn)生控制信號寄存器中斷系統(tǒng)計算機組成原理考研輔導(dǎo)第5章中央處理器5.2指令的執(zhí)行過程5.2指令的執(zhí)行過程指令周期、CPU周期(機器周期)、

節(jié)拍脈沖、時鐘周期指令周期的數(shù)據(jù)流取指周期間址周期執(zhí)行周期中斷周期265.2指令的執(zhí)行過程：習(xí)題已知一臺時鐘頻率為2GHz的計算機的CPI為1.2。某程序P在該計算機上的指令條數(shù)為4×109。若在該計算機上，程序P從開始啟動到執(zhí)行結(jié)束所經(jīng)歷的時間是4s，則運行P所用CPU時間占整個CPU時間的百分比大約是______。A.40% B.60% C.80% D.100%27(4×109×1.2)/(2×109)＝2.42.4/4＝0.65.2指令的執(zhí)行過程：習(xí)題在計算機體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計數(shù)器PC、存儲器數(shù)據(jù)寄存器MDR、指令寄存器IR和存儲器地址寄存器MAR等。若CPU要執(zhí)行的指令為：

MOVR0,#100（即將數(shù)值100傳送到寄存器R0中），則CPU首先要完成的操作是_____。A.100→R0 B.100→MDRC.PC→MAR D.PC→IR285.2指令的執(zhí)行過程：習(xí)題下列說法正確的是_____。指令字長等于機器字長的前提下，取指周期等于機器周期指令字長等于存儲字長的前提下，取指周期等于機器周期指令字長和機器字長的長度沒有任何關(guān)系為了硬件設(shè)計方便，指令字長都和存儲字長一樣大A.II、III B.II、III、IVC.I、III、IV D.I、IV29計算機組成原理考研輔導(dǎo)第5章中央處理器5.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)5.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)數(shù)據(jù)通路的功能數(shù)據(jù)通路的基本結(jié)構(gòu)CPU內(nèi)部總線方式：單總線、雙總線、……專用數(shù)據(jù)通路方式寄存器之間的數(shù)據(jù)傳送主存與CPU之間的數(shù)據(jù)傳送執(zhí)行算數(shù)或邏輯運算微操作在寄存器之間傳送數(shù)據(jù)將數(shù)據(jù)由寄存器傳送到外部界面（如系統(tǒng)總線）將數(shù)據(jù)由外部界面?zhèn)魉偷郊拇嫫饕约拇嫫髯鳛檩斎?、輸出，完成算?shù)或邏輯運算315.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：習(xí)題在單總線的CPU中_____。ALU的兩個輸入端及輸出端都可與總線相連ALU的兩個輸入端可與總線相連，但輸出端需通過暫存器與總線相連ALU的一個輸入端可與總線相連，其輸出端也可與總線相連ALU只能有一個輸入端可與總線相連，另一個輸入端需通過暫存器與總線相連一個節(jié)拍脈沖持續(xù)的時間長短是_____。A.指令周期 B.機器周期C.時鐘周期 D.都不對325.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：習(xí)題CPU的時序信號：33主頻Clock節(jié)拍脈沖T4節(jié)拍脈沖T3節(jié)拍脈沖T2節(jié)拍脈沖T1CPU周期(執(zhí)行)CPU周期(取指)CPU周期(取數(shù))指令周期M1M2M3T1T2T3T4T1T2T3T4T1T2T3T45.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用單總線計算機結(jié)構(gòu)如圖所示，其中M為主存，XR為變址寄存器，EAR為有效地址寄存器，LATCH為暫存器。假設(shè)指令地址已存于PC中，給出ADDX,D指令周期信息流程和相應(yīng)的控制信號。說明：ADDX,D指令字中X為變址寄存器XR，D為形式地址。此為加法指令，被加數(shù)及結(jié)果在累加器ACC中，加數(shù)的內(nèi)存地址由XR的內(nèi)容與D相加得到。寄存器的輸入和輸出均采用控制信號控制，如PCi表示PC的輸入信號，MDRo表示MDR的輸出控制信號。凡是需要經(jīng)過總線的傳送，都需要注明，如(PC)→MAR，相應(yīng)的控制信號為PCo和MARi。345.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用M為主存，XR為變址寄存器，EAR為有效地址寄存器，LATCH為暫存器。假設(shè)指令地址已存于PC中，給出ADDX,D指令周期信息流程和相應(yīng)的控制信號。35【解】5.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用ADDX,D36周期節(jié)拍微操作序列微命令序列(有效控制信號)取指T1(PC)→MARPCo，MARiT2M(MAR)→MDR(PC)+1→PCMARo，R/W，MDRi+1T3(MDR)→IRMDRo，IRi執(zhí)行T1(XR)+Addr(IR)→EARXRo，IRo，+，EARiT2(EAR)→MAREARo，MARiT3M(MAR)→MDRMARo，R/W，MDRiT4(MDR)→XMDRo，XiT5(ACC)+(X)→LATCHACCo，Xo，Ki

=+，LATCHiT6(LATCH)→ACCLATCHo，ACCi5.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用分析如圖所示雙總線結(jié)構(gòu)的CPU中，指令A(yù)DDX(R1),(R2)+的指令流程和控制信號。設(shè)ALU的功能有：F=A+B(ADD)，F(xiàn)=A-B(SUB)，F(xiàn)=A+1(INC)，F(xiàn)=A-1(DEC)，F(xiàn)=A?？赏ㄟ^總線連接器G將總線B的信息直接傳送到F總線，其控制信號為Gon。其中，X在本條指令的下一個存儲單元，源操作數(shù)有效地址為X+(R1)，目的操作數(shù)地址為(R2)，然后執(zhí)行(R2)+1→R2。375.3數(shù)據(jù)通路的功能和基本結(jié)構(gòu)：綜合應(yīng)用ADDX(R1),(R2)+38時鐘微操作序列微命令序列（控制信號）C1(PC)→MAR,Read,(PC)→YPC→B,Gon,F→MAR,Read,F→YC2(Y)+1→PCINC,F→PCC3(MDR)→IRMDR→B,Gon,F→IRC4(PC)→MAR,Read,(PC)→YPC→B,Gon,F→MAR,Read,F→YC5(Y)+1→PCINC,F→PCC6(MDR)→YMDR→B,Gon,F→YC7(Y)+(R1)→MAR,ReadR1→B,ADD,F→MAR,ReadC8(MDR)→TEMPMDR→B,Gon,F→TEMPC9(R2)→MAR,Read,(R2)→YR2→B,Gon,F→MAR,Read,F→YC10(Y)+1→R2INC,F→R2C11(MDR)→YMDR→B,Gon,F→YC12(Y)+(TEMP)→MDR,MDR→M,WriteTEMP→B,ADD,F→MDR,Write取指，PC+1讀X，PC+1寫入暫存器Y讀源操作數(shù)(R2)+1→R2目的操作數(shù)計算機組成原理考研輔導(dǎo)第5章中央處理器5.4

硬布線控制器和微程序控制器5.4硬布線控制器和微程序控制器控制器的功能：從主存取指令指令譯碼，產(chǎn)生操作控制信號控制CPU、主存、I/O設(shè)備之間的數(shù)據(jù)流動405.4硬布線控制器和微程序控制器又稱為：

組合邏輯控制器

常規(guī)邏輯控制器設(shè)計步驟：41一、硬布線控制器控制單元模型控制單元CUI1I2……IK控制信號C1C2……CM時序產(chǎn)生器T1T2TNFlags指令譯碼器時鐘…指令寄存器IR5.4硬布線控制器和微程序控制器機器指令微程序微指令微操作：執(zhí)行部件接受微命令后進行的操作

微命令：控制信號42二、微程序控制器計算機中最基本的、不可再分解的操作相容、互斥微地址、微周期操作控制字段、順序控制字段控制存儲器，在CPU內(nèi)部，用ROM實現(xiàn)控存中的微程序個數(shù)＝機器指令數(shù)＋共用微程序數(shù)(取指、間址、中斷、…)5.4硬布線控制器和微程序控制器微指令的編碼方式：直接編碼法（直接控制法）字段編碼法字段直接編碼法字段間接編碼法43二、微程序控制器5.4硬布線控制器和微程序控制器微指令的地址形成方式：由硬件直接產(chǎn)生微程序入口地址增量方式：順序-轉(zhuǎn)移型微地址斷定方式：下地址字段、條件測試根據(jù)機器指令的操作碼形成根據(jù)各種標(biāo)志決定微指令分支轉(zhuǎn)移地址44二、微程序控制器5.4硬布線控制器和微程序控制器微指令的格式：水平型垂直型混合型45二、微程序控制器A1A2…An-1An判斷測試字段后續(xù)地址字段操作控制順序控制μOPRdRs微操作碼目的地址源地址5.4硬布線控制器和微程序控制器硬布線與微程序控制器的特點：硬布線：速度快，不規(guī)整，修改及擴充困難微程序：速度慢，規(guī)整，容易修改及擴充46二、微程序控制器5.4硬布線控制器和微程序控制器：習(xí)題微程序控制器中，形成微程序入口地址的是_____。A.機器指令的地址碼字段B.微指令的微地址碼字段C.機器指令的操作碼字段D.微指令的微操作碼字段47微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個控制信號稱為______。A.微程序 B.微指令 C.微操作 D.微命令5.4硬布線控制器和微程序控制器：習(xí)題在微程序控制方式中，以下說法正確的是_____。采用微程序控制器的處理器稱為微處理器每一條機器指令由一段微程序來解釋執(zhí)行在微指令的編碼中，效率最低的是直接編碼方式水平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)A.I、II B.II、IV C.I、III D.III、IV485.4硬布線控制器和微程序控制器：習(xí)題下表給出了5條微指令I(lǐng)1～I5所發(fā)出的控制信號a～j。設(shè)計微指令的控制字段，要求保持微指令本身的并行性，需要最少的控制位數(shù)為______。A.6 B.7 C.8 D.1049微指令激活的控制信號abcdefghijI1√√√√I2√√√√I3√√√√√I4√√√√√I5√√√5.4硬布線控制器和微程序控制器：綜合應(yīng)用50

某微程序控制器采用的微指令字長為24位。微命令部分由4個字段構(gòu)成，各字段所包括的互斥微命令分別為5個、8個、14個和3個。另外控制產(chǎn)生次地址的條件有3種。試說明該微控制器最多可用幾位來表示次地址？控制存儲器的容量為多少？【解】字段直接編碼法：5個互斥微命令加一個NOP需3位編碼；8個互斥微命令還需一個NOP，則需4位編碼；14個互斥微命令還需一個NOP，則需4位編碼；3個互斥微命令還需一個NOP，則需2位編碼；次地址控制字的只需2位編碼即可。次地址編碼為：24－(3＋4＋4＋2＋2)＝9位控制存儲器的容量為：512×24bit字段1字段2字段3字段4條件測試后繼地址3bit4bit4bit2bit2bit9bit5.4硬布線控制器和微程序控制器：綜合應(yīng)用如圖所示單總線結(jié)構(gòu)，（1）設(shè)計一個實現(xiàn)以下指令操作的硬連線控制器，畫出控制器邏輯圖并寫出各控制信號的邏輯表達式：ADDR3,R1,R2 ;(R1)+(R2)→R3LOADR1,mem ;M(mem)→R1STOREmem,R1 ;(R1)→M(mem)JMPA ;跳轉(zhuǎn)到主存A地址所指的位置對應(yīng)上述指令的譯碼器輸出信號分別為ADD、LOAD、STORE和JMP。515.4硬布線控制器和微程序控制器：綜合應(yīng)用【解】硬連接控制器邏輯圖：52控制單元CU控制信號C1C2……CM節(jié)拍發(fā)生器T0T1T5指令譯碼器時鐘…指令寄存器IRI1I2I3I45.4硬布線控制器和微程序控制器：綜合應(yīng)用取指令公操作：T0:(PC)→MAR,Read

;PCout,MARinT1:M(MAR)→MDR,(PC)+1→PC

;MemR,MARout,MDRinE,PC+1T2:(MDR)→IR

;MDRout,IRin535.4硬布線控制器和微程序控制器：綜合應(yīng)用ADDR3,R1,R2指令：T3:(R1)→Y

;R1out,YinT4:(R2)+(Y)→Z

;R2out,ALUinT5:(Z)→R3

;Zout,R3inLOADR1,mem指令：T3:IR(mem)→MAR,Read

;AdIRout,MARinT4:M(MAR)→MDR

;MemR,MARout,MDRinET5:(MDR)→R1

;MDRout,R1in545.4硬布線控制器和微程序控制器：綜合應(yīng)用55STOREmem,R1指令：T3:IR(mem)→MAR

;AdIRout,MARinT4:(R1)→MDR,Write

;R1out,MDRinT5:(MDR)→M(MAR)

;MemW,MARout,MDRoutEJMPA指令：T3:IR(mem)→MAR,Read

;AdIRout,MARinT4:M(MAR)→MDR

;MemR,MARout,MDRinET5:(MDR)→PC

;MDRout,PCin5.4硬布線控制器和微程序控制器：綜合應(yīng)用56取指令公操作：T0:(PC)→MAR,Read ;PCout,MARinT1:M(MAR)→MDR,(PC)+1→PC;MemR,MARout,MDRinE,PC+1T2:(MDR)→IR ;MDRout,IRinADDR3,R1,R2指令：T3:(R1)→Y ;R1out,YinT4:(R2)+(Y)→Z ;R2out,ALUinT5:(Z)→R3 ;Zout,R3inLOADR1,mem指令：T3:IR(mem)→MAR,Read ;AdIRout,MARinT4:M(MAR)→MDR ;MemR,MARout,MDRinET5:(MDR)→R1 ;MDRout,R1inSTOREmem,R1指令：T3:IR(mem)→MAR ;AdIRout,MARinT4:(R1)→MDR,Write ;R1out,MDRinT5:(MDR)→M(MAR) ;MemW,MARout,MDRoutEJMPA指令：T3:IR(mem)→MAR,Read ;AdIRout,MARinT4:M(MAR)→MDR ;MemR,MARout,MDRinET5:(MDR)→PC ;MDRout,PCin5.4硬布線控制器和微程序控制器：綜合應(yīng)用取指令公操作：T0:

PCout,MARinT1:

MemR,MARout,MDRinE,PC+1T2:

MDRout,IRinADDR3,R1,R2指令：T3:

R1out,YinT4:

R2out,ALUinT5:

Zout,R3inLOADR1,mem指令：T3:

AdIRout,MARinT4:

MemR,MARout,MDRinET5:

MDRout,R1inSTOREmem,R1指令：T3:

AdIRout,MARinT4:

R1out,MDRinT5:

MemW,MARout,MDRoutEJMPA指令：T3:

AdIRout,MARinT4:

MemR,MARout,MDRinET5:

MDRout,PCinPCout=T0 PC+1=T1PCin=JMP·T5MARin=T0+(LOAD+STORE+JMP)·T3MARout=T1+(LOAD+JMP)·T4+STORE·T5MDRin=STORE·T4MDRout=T2+(LOAD+JMP)·T5MDRinE=T1+(LOAD+JMP)·T4MDRoutE=STORE·T5MemR=T1+(LOAD+JMP)·T4MemW=STORE·T5ALUin=ADD·T4R1in=LOAD·T5R1out=ADD·T3+STORE·T4R2out=ADD·T4R3in=ADD·T5Zout=ADD·T5AdIRout=(LOAD+STORE+JMP)·T3IRin=T2Yin=ADD·T3END=(ADD+LOAD+STORE+JMP)·T55.4硬布線控制器和微程序控制器：綜合應(yīng)用（2）對于上題的指令操作，設(shè)計水平型直接編碼的微程序控制器。要求畫出微程序流程圖，寫出每條微指令的代碼并指出其在ROM中的存儲位置以及實現(xiàn)多路轉(zhuǎn)移的方法。假設(shè)4條指令A(yù)DD、LOAD、STORE、JMP的代碼分別為00、01、10和11?！窘狻?0個控制信號，采用水平型直接編碼：58PCoutPCinPC+1MARinMARoutMDRinMDRinEMDRoutMDRoutEMemRMemWALUinR1inR1outR2outR3inZoutAdIRoutIRinYin5.4硬布線控制器和微程序控制器：綜合應(yīng)用微程序指令流程：595.4硬布線控制器和微程序控制器：綜合應(yīng)用微地址微指令微指令編號微指令控制字段測試判別P后繼地址0000T01001000000000010001T1

000100010T2

101000100ADD·T3

000110011ADD·T4

010111011ADD·T5

000000101LOAD·T3

010001000LOAD·T4

011001100LOAD·T5

000000110STORE·T3

010011001STORE·T4

011011101STORE·T51000000000000000111JMP·T3

010101010JMP·T4

011101110JMP·T5

0000060P=0無轉(zhuǎn)移；P=1，μMAR1,0=IR4,35.4硬布線控制器和微程序控制器：綜合應(yīng)用（3）用字段直接編碼法設(shè)計微程序控制器。61按功能按功能/資源按資源其它信號測試判別P后繼地址字段1(4位)字段2(4位)字段3(2位)字段4(1位)1位4位0000NOP0000NOP00NOP0NOP0001IRin0001AdIRout01MemR1MARout0010PCin0010MDRout10MemW0011MARin0011MDRoutE0100MDRin0100R1out0101MDRinE0101R2out0110R1in0110R3out0111R2in0111Zout1000R3in1000PCout1001Yin1001PC+11010ALUin計算機組成原理考研輔導(dǎo)第5章中央處理器5.5指令流水線5.5指令流水線流水線的分類部件級、處理器級、系統(tǒng)級單功能、多功能（靜態(tài)、動態(tài)）線性、非線性影響流水線性能的因素結(jié)構(gòu)相關(guān)（資源沖突）數(shù)據(jù)相關(guān)（數(shù)據(jù)沖突）RAW,WAR,WAW控制相關(guān)（控制沖突）流水線的性能指標(biāo)：吞吐率、加速比、效率多發(fā)射處理器超標(biāo)量處理器

超標(biāo)量流水線：時間并行＋空間并行超長指令字處理器：編譯優(yōu)化63同時性：同一時刻并發(fā)性：同一時間間隔同一時間內(nèi)，某些段正在實現(xiàn)某種運算時，另一些段卻正在進行另一種運算。5.5指令流水線流水線段數(shù)越多，指令執(zhí)行越快嗎？流水段之間緩沖寄存器的開銷用于流水線優(yōu)化和存儲器(或寄存器)沖突處理的控制邏輯控制相關(guān)帶來的性能損失645.5指令流水線適合流水線的指令系統(tǒng)特征：指令長度盡量一致，有利于簡化取指令和指令譯碼操作。指令格式盡量規(guī)整，盡量保證源寄存器的位置相同，有利于在指令未知時就可取出寄存器操作數(shù)。僅Load/Store型指令訪問存儲器，有利于減少操作步驟，規(guī)整流水線。數(shù)據(jù)和指令在存儲器中按整數(shù)邊界（對齊）存放，有利于減少訪存次數(shù)。655.5指令流水線：習(xí)題關(guān)于流水線技術(shù)的說法，錯誤的是______。超標(biāo)量技術(shù)需要配置多個功能部件和指令譯碼電路等與超標(biāo)量技術(shù)和超流水線技術(shù)相比，超長指令字技術(shù)對優(yōu)化編譯器要求更高，而無其他硬件要求流水線按序流動時，在RAW、WAR和WAW中，只可能出現(xiàn)RAW相關(guān)超流水線技術(shù)相當(dāng)于將流水線再分段，從而提高每個周期內(nèi)功能部件的使用次數(shù)665.5指令流水線：習(xí)題設(shè)指令由取指、分析、執(zhí)行3個子部件完成，每個子部件的處理時間均為Δt，若采用度為4的超標(biāo)量流水線處理機，連續(xù)執(zhí)行20條指令，只需_____。A.3Δt B.5Δt C.7Δt D.9Δt設(shè)指令流水線把一條指令分為取指、分析、執(zhí)行3個部分，且3部分的時間分別是：t取指=2ns，t分析=2ns，t執(zhí)行=1ns，則100條指令全部執(zhí)行完畢需_____。A.163ns B.183ns C.193ns D.203ns675.5指令流水線：習(xí)題指令流水線將一條指令的執(zhí)行過程分為四步，其中第1、2和4步的經(jīng)過時間為Δt，如圖所示。若該流水線連續(xù)執(zhí)行50條指令所用時間為153Δt，不考慮相關(guān)問題，則該流水線的瓶頸第3步的時間為_____Δt。A.2 B.3 C.4 D.5(3＋x)·Δt＋49·x·Δt＝153·Δt，x＝3。681234ΔtΔtΔt5.5指令流水線：習(xí)題設(shè)指令由取指、分析、執(zhí)行3個子部件完成，并且每個子部件的時間均為t，若采用常規(guī)標(biāo)量單流水線處理機，連續(xù)執(zhí)行8條指令，則該流水線的加速比為_____。A.3 B.2 C.3.4 D.2.4指令流水線中出現(xiàn)數(shù)據(jù)相關(guān)時流水線將受阻，_____可解決數(shù)據(jù)相關(guān)問題。A.增加硬件資源 B.采用旁路技術(shù)C.采用分支預(yù)測技術(shù) D.以上都可以695.5指令流水線：綜合應(yīng)用70現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運算、回寫4步操作。假設(shè)完成各部件操作的時間依次為100ns、100ns、80ns、50ns。執(zhí)行右側(cè)兩個任務(wù)。請問：①流水線周期？②若硬件不采取措施，第2條指令要推遲多少時間？③若硬件設(shè)計上加以改進，至少需推遲多少時間？ADDR1,R2,R3;R2+R3→R1SUBR4,R1,R5;R1-R5→R4100ns5.5指令流水線：綜合應(yīng)用71現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運算、回寫4步操作。②若硬件不采取措施，第2條指令要推遲多少時間？③若硬件設(shè)計上加以改進，至少需推遲多少時間？ADDR1,R2,R3;R2+R3→R1SUBR4,R1,R5;R1-R5→R4時鐘指令1234567ADD取指譯碼取數(shù)運算回寫SUB取指譯碼取數(shù)運算回寫5.5指令流水線：綜合應(yīng)用72現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運算、回寫4步操作。②若硬件不采取措施，第2條指令要推遲多少時間？③若硬件設(shè)計上加以改進，至少需推遲多少時間？ADDR1,R2,R3;R2+R3→R1SUBR4,R1,R5;R1-R5→R4時鐘指令1234567ADD取指譯碼取數(shù)運算回寫SUB取指譯碼取數(shù)運算回寫5.5指令流水線：綜合應(yīng)用73【例】兩個向量A和B，各有4個元素，在下圖所示的靜態(tài)雙功能流水線上，計算點積，其中1、2、3、5組成加法流水線，1、4、5組成乘法流水線。每個流水段經(jīng)過的時間均為，而且流水線的輸出結(jié)果可直接返回到輸入或暫存于相應(yīng)的緩沖寄存器中。延遲時間和功能切換時間忽略不計?，F(xiàn)求其實際吞吐率和效率。12345XYZ5.5指令流水線：綜合應(yīng)用74a1b1a1b1+a2b2A·B【例】

A·B＝((a1b1＋a2b2)

＋(a3b3＋a4b4))12345678910111213141516054321時間（Δt）空間a2b2a3b3a4b4a3b3+a4b4a1b1a2b2a3b3a4b4a1b1a2b2a3b3a4b4a1b1+a2b2a3b3+a4b4X:Y:Z:輸入輸出5.5指令流水線：綜合應(yīng)用75【例】實際吞吐率：TP＝7/(15Δt)加速比：SP＝(3×4Δt＋4×3Δt)/(15Δt)＝1.6效率：η＝(3×4Δt＋4×3Δt)/(5×15Δt)＝32％12345678910111213141516054321時間（Δt）空間5.5指令流水線：綜合應(yīng)用76【例】

時空圖-2（雙功能動態(tài)流水線）a1b1a1b1+a2b2A·B12345678910111213141516054321時間（Δt）空間a2b2a3b3a4b4a3b3+a4b4a1b1a2b2a3b3a4b4a1b1a2b2a3b3a4b4a1b1+a2b2a3b3+a4b4X:Y:Z:輸入輸出5.5指令流水線：綜合應(yīng)用77【例】實際吞吐率：TP＝7/(14Δt)加速比：SP＝(3×4Δt＋4×3Δt)/(14Δt)＝1.714效率：η＝(3×4Δt＋4×3Δt)/(5×14Δt)＝34.3％12345678910111213141516054321時間（Δt）空間計算機組成原理考研輔導(dǎo)第5章中央處理器5.6多核處理器的基本概念5.6多核處理器的基本概念單核的問題：指令級并行（InstructionLevelParallelism，ILP）帶來的益處在減少，代價過于昂貴。由于功耗限制，時鐘頻率已經(jīng)達到極限。

時鐘頻率每提升1%，會帶來3%的功耗增加。目前，芯片的集成度仍以摩爾定律的速度增長提升CPU的性能遇到了三個物理規(guī)律的限制：功耗限制：降頻互聯(lián)線延遲限制：

把一個大廠房分成很多個小廠房，事情都在一個小廠房里解決，以縮短運輸距離→使用較小的核組成一個多核的芯片設(shè)計復(fù)雜度限制，驗證難度795.6多核處理器的基本概念【實例】三臺不同配置的計算機：標(biāo)準(zhǔn)單核處理器超頻20%；標(biāo)準(zhǔn)單核處理器；雙核處理器，每一個核降頻20%。上述三臺不同配置的計算機運行同一套應(yīng)用程序，對其功耗及性能進行比較：805.6多核處理器的基本概念81性能功耗性能功耗性能性能功耗功耗1.13x1.73x1.00x1.73x1.02x單核，超頻20%標(biāo)準(zhǔn)單核雙核降頻20%5.6多核處理器的基本概念結(jié)論：與直接提升處理器頻率相比，對于適當(dāng)類型的應(yīng)用程序，多核處理器提供了更高的性能，而其功耗僅有少量增加。并不是所有應(yīng)用程序都能平等地利用多核處理器。要實現(xiàn)這些性能上的提升，需要開發(fā)者做出大量的工作。825.6多核處理器的基本概念83優(yōu)點：分工：可以完成更多工作專業(yè)：可以提高效率缺點：需要高效地劃分工作需要高效的交流5.6多核處理器的基本概念多核（Multi-core）技術(shù)：將多個處理器（計算引擎，內(nèi)核）集成在一塊單獨的CPU芯片上。多個內(nèi)核共享二級或三級Cache、存儲器和I/O總線等資源。更多地依賴復(fù)制而不是構(gòu)造超標(biāo)量系統(tǒng)結(jié)構(gòu)來提升CPU性能、降低設(shè)計成本、降低功耗。雙核/多核處理器的特點：控制邏輯簡單高主頻低通信延遲低功耗設(shè)計和驗證周期短未來：將不同“性格”的核心集成到處理器中，讓它們各自去處理所擅長的事情——異構(gòu)多核。845.6多核處理器的基本概念程序(program)、進程(process)、線程(thread)程序：代碼段、數(shù)據(jù)段、堆棧段，對具有GUI（GraphicalUserInterfaces，圖形用戶界面）的程序還包含資源段。進程：應(yīng)用程序的執(zhí)行實例，即正在被執(zhí)行的程序。每個進程都有自己的虛擬地址空間，并擁有操作系統(tǒng)分配給它的一組資源，包括堆棧、寄存器狀態(tài)等。線程：CPU的調(diào)度單位，是進程中的一個可執(zhí)行單元，是一條獨立的指令執(zhí)行路徑。85計算機組成原理考研輔導(dǎo)第6章總線考研大綱（一）總線概述

1.

總線的基本概念

2.

總線的分類

3.

總線的組成及性能指標(biāo)（二）總線仲裁

1.

集中仲裁方式

2.

分布仲裁方式（三）總線操作和定時

1.

同步定時方式

2.

異步定時方式（四）總線標(biāo)準(zhǔn)87計算機組成原理考研輔導(dǎo)第6章總線6.1總線概述6.1總線概述總線：

一組能為多個部件分時共享的公共信息傳送線路。總線分類：片內(nèi)部件內(nèi)(元件級)系統(tǒng)通信總線的性能指標(biāo)：帶寬896.1總線概述：習(xí)題CPU的控制總線提供_____。數(shù)據(jù)信號流所有存儲器和I/O設(shè)備的時序信號及控制信號來自I/O設(shè)備和存儲器的響應(yīng)信號B和C傳輸一張分辨率為640×480像素、65536色的照片(采用無壓縮方式)，設(shè)有效數(shù)據(jù)傳輸率為56kbit/s，大約需要的時間是_____。A.34.82s B.43.86s C.85.71s D.87.77s216＝65536，(640×480×16bit/56kbit)s≈87.77s90計算機組成原理考研輔導(dǎo)第6章總線6.2總線仲裁6.2總線仲裁集中仲裁方式鏈?zhǔn)讲樵儯ň栈ㄦ湻绞剑┯嫈?shù)器定時查詢獨立請求分布仲裁方式926.2總線仲裁93特點：使用總線的優(yōu)先次序完全由“總線可用”線所接部件的物理位置來決定，離總線控制器越近的部件其優(yōu)先級越高。DnBGinnBGoutnBBBRBGD1BGin1BGout1D2BGin2BGout2總線仲裁器鏈?zhǔn)讲樵兎绞剑ň栈ㄦ溨俨梅绞剑┛偩€接口n總線總線接口2總線接口1BB1BB2BBnBusRequestBus

GrantBusBusy6.2總線仲裁鏈?zhǔn)讲樵兎绞降膬?yōu)點：優(yōu)先級選擇算法簡單。用于分配總線所需的線數(shù)少，只需要3根，且不取決于部件的數(shù)量→可擴充性好。價格便宜。易于通過多重設(shè)置“總線可用”線來提高其系統(tǒng)的可靠性。鏈?zhǔn)讲樵兎绞降娜秉c：可靠性差：“總線可用”線失效，會導(dǎo)致系統(tǒng)癱瘓。靈活性差：優(yōu)先級順序固定?？偩€使用的分配速度低。946.2總線仲裁95輪詢計數(shù)總線仲裁器BBBRD1D2Dn計數(shù)器定時查詢（輪詢仲裁方式）總線接口n總線總線接口2總線接口1BB1BB2BBn6.2總線仲裁計數(shù)器定時查詢方式的優(yōu)點：靈活性好：總線使用的優(yōu)先級可由程序控制改變?？煽啃愿撸耗硞€部件失效不會使系統(tǒng)癱瘓。計數(shù)器定時查詢方式的缺點：所增加的控制總線較多，需要2＋[log2n]根?？蓴U充性較差，受限于查詢控制線的根數(shù)?？刂破鬏^復(fù)雜，價格較高?？偩€的分配速度不高。966.2總線仲裁97BR1BG1BR2BG2BRnBGnBBD1D2Dn總線仲裁器獨立請求仲裁方式總線接口n總線總線接口2總線接口1BB1BB2BBn6.2總線仲裁獨立請求仲裁方式的優(yōu)點：總線分配速度高，無需檢測是哪個設(shè)備要求使用總線。靈活性好：總線使用的優(yōu)先級可由程序控制改變。可靠性高：某個部件失效不會使系統(tǒng)癱瘓。獨立請求仲裁方式的缺點：所增加的輔助控制總線線數(shù)多，需要2N+1根?？蓴U充性差?？刂破鲝?fù)雜，價格高。986.2總線仲裁：習(xí)題在某計算機系統(tǒng)中，各個主設(shè)備得到總線使用權(quán)的機會基本相等，則該系統(tǒng)采用的總線判優(yōu)控制方式可能是_____。I.鏈?zhǔn)讲樵兎绞? II.計數(shù)器定時查詢方式III.獨立請求方式A.只能I，其余都不可能 B.II和III都有可能，I不可能C.只能II，其余都不可能 D.I、II、III都有可能996.2總線仲裁：習(xí)題以下敘述中錯誤的是____?？偩€結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度與獨立請求方式相比，鏈?zhǔn)讲樵兎绞綄﹄娐饭收细舾蠵CI總線采用同步時序協(xié)議和集中仲裁方式總線的帶寬是總線本身所能達到的最高傳輸速率100計算機組成原理考研輔導(dǎo)第6章總線6.3總線操作和定時6.3總線操作和定時總線傳輸：申請分配(仲裁)、尋址、傳輸、結(jié)束同步定時方式速度快、控制邏輯簡單適用于總線長度較短、總線所接部件存取時間接近的系統(tǒng)異步定時方式不互鎖半互鎖全互鎖102優(yōu)點：實現(xiàn)不同速率部件之間的數(shù)據(jù)傳送對總線長度沒有嚴格要求缺點：速度慢控制邏輯復(fù)雜6.3總線操作和定時103有效數(shù)據(jù)有效數(shù)據(jù)發(fā)送設(shè)備:數(shù)據(jù)發(fā)送設(shè)備:數(shù)據(jù)準(zhǔn)備好接收設(shè)備:數(shù)據(jù)接受應(yīng)答t1td1td2td3td4由發(fā)送設(shè)備發(fā)起的異步數(shù)據(jù)傳輸握手時序全互鎖方式DataDataReadyAcknowledge6.3總線操作和定時【例】在下列各種情況中，最應(yīng)采用異步傳輸方式的是__。A.I/O接口與打印機交換信息B.CPU與主存交換信息C.CPU和PCI總線交換信息D.由統(tǒng)一時序信號控制方式下的設(shè)備104計算機組成原理考研輔導(dǎo)第6章總線6.4總線標(biāo)準(zhǔn)6.4總線標(biāo)準(zhǔn)ISAEISAVESAPCIAGPPCI-ExpressPCMCIARS-232CSCSIUSBIDESATA1066.4總線標(biāo)準(zhǔn)下面是關(guān)于PCI總線的敘述，其中_____是錯誤的。PCI總線支持64位總線PCI總線的地址總線和數(shù)據(jù)總線是分時復(fù)用的PCI總線是一種獨立設(shè)計的總線，它的性能不受CPU類型的影響PC機不能同時使用PCI總線和ISA總線107下列總線中，數(shù)據(jù)傳輸率最高的是______。 A.PCI總線 B.VESA總線 C.USB總線 D.AGP總線計算機組成原理考研輔導(dǎo)第7章輸入輸出(I/O)系統(tǒng)考研大綱（一）I/O系統(tǒng)基本概念（二）外部設(shè)備

1.

輸入設(shè)備：鍵盤、鼠標(biāo)

2.

輸出設(shè)備：顯示器、打印機

3.

外存儲器：

硬盤存儲器、磁盤陣列、光盤存儲器（三）I/O接口（I/O控制器）

1.I/O接口的功能和基本結(jié)構(gòu)

2.I/O端口及其編址

3.I/O地址空間及其編碼（四）I/O方式109考研大綱（一）I/O系統(tǒng)基本概念（二）外部設(shè)備（三）I/O接口（I/O控制器）（四）I/O方式

1.

程序查詢方式

2.

程序中斷方式中斷的基本概念中斷響應(yīng)過程中斷處理過程多重中斷和中斷屏蔽的概念

3.

DMA方式DMA控制器的組成DMA傳送過程

4.

通道方式110計算機組成原理考研輔導(dǎo)第7章輸入輸出(I/O)系統(tǒng)7.1

I/O系統(tǒng)基本概念7.1I/O系統(tǒng)基本概念I(lǐng)/O系統(tǒng)的組成I/O軟件I/O硬件外部設(shè)備輸入設(shè)備輸出設(shè)備外存設(shè)備接口112計算機組成原理考研輔導(dǎo)第7章輸入輸出(I/O)系統(tǒng)7.2外部設(shè)備7.2外部設(shè)備輸入設(shè)備：鍵盤；鼠標(biāo)輸出設(shè)備顯示器打印機：針式、噴墨式、激光外存儲器磁盤：記錄面，柱面，磁道，扇區(qū)磁盤陣列：RAID0；RAID1；……光盤1147.2外部設(shè)備：習(xí)題一臺字符顯示器的VRAM中存放的是_____。A.顯示字符的ASCII碼 B.BCD碼C.字模 D.漢字內(nèi)碼一般情況下，若磁盤轉(zhuǎn)速提高一倍，則_____。A.平均尋道時間縮小一半B.存取速度提高一倍C.平均尋道時間不會受到影響D.存取速度不變1157.2外部設(shè)備：習(xí)題某磁盤的轉(zhuǎn)速為7200r/min，傳輸速度為4MB/s，控制器開銷為1ms，讀或?qū)懸粋€512B的扇區(qū)的平均時間為11.3ms。則該磁盤的平均尋道時間為_____。A.3.9ms B.4.7ms C.5.5ms D.6.0ms【解】磁盤的平均存取時間Ta＝平均尋道時間Ts

＋平均等待時間Tr(即旋轉(zhuǎn)半圈的時間)

＋控制器開銷Tc＋讀寫時間TtTa＝11.3ms，Tr＝60s/7200/2＝4.17ms，Tc＝1ms，Tt＝512B/(4MB/s)＝0.125ms，Ts＝11.3ms－4.17ms－1ms－0.125ms＝6.005ms。1167.2外部設(shè)備：習(xí)題設(shè)一個磁盤盤面共有200個磁道，盤面總存儲容量60MB，磁盤旋轉(zhuǎn)一周的時間為25ms，每磁道有8個扇區(qū)，各扇區(qū)間有一間隙，磁頭通過每個間隙需1.25ms。則磁盤通道所需最大傳輸率是_____。 A.10MB/s B.60MB/s C.83.3MB/s D.20MB/s每磁道容量＝60MB/200＝0.3MB，讀寫一個磁道數(shù)據(jù)的時間＝磁盤旋轉(zhuǎn)一周的時間－經(jīng)過間隙的時間＝25ms－1.25ms×8＝15ms，磁盤的數(shù)據(jù)傳輸率＝0.3MB/15ms＝20MB/s1177.2外部設(shè)備：習(xí)題磁盤機的盤由6個盤片組成，其中專設(shè)1個盤面為伺服面，其他的盤面作為記錄數(shù)據(jù)的盤面。盤存儲區(qū)域內(nèi)直徑為6.1cm，外直徑為12.9cm，道密度為220道/cm，位密度為6000位/cm，平均尋道時間為10ms，磁盤轉(zhuǎn)速為7200RPM。假定π=3，試計算：①

數(shù)據(jù)盤面數(shù)和柱面數(shù)。②

盤組容量是多少字節(jié)？③

數(shù)據(jù)傳輸率是多少字節(jié)/秒？④

從任一磁道讀取80000個字節(jié)數(shù)據(jù)的平均存取時間是多少？⑤

假定系統(tǒng)配備上述磁盤機15臺，每個磁道分為64個扇區(qū)，試為該磁盤系統(tǒng)設(shè)計一個地址方案。118磁盤機6個盤片，1個盤面為伺服面，內(nèi)直徑6.1cm，外直徑12.9cm，道密度220道/cm，位密度6000位/cm，平均尋道時間10ms，轉(zhuǎn)速7200RPM，π=3。計算：①

數(shù)據(jù)盤面數(shù)和柱面數(shù)；②

盤組容量；③

數(shù)據(jù)傳輸率；④

從任一磁道讀取80000個字節(jié)數(shù)據(jù)的平均存取時間；⑤

系統(tǒng)配備上述磁盤機15臺，每磁道分為64個扇區(qū)，為該磁盤系統(tǒng)設(shè)計地址方案?！窘狻竣?/p>

數(shù)據(jù)盤面數(shù)＝6×2－1＝11柱面數(shù)=((外直徑-內(nèi)直徑)/2)×道密度=((12.9-6.1)/2)×220=748②

盤組容量=位密度×內(nèi)圈磁道周長×柱面數(shù)×數(shù)據(jù)盤面數(shù)=6000×(π×6.1)×748×11/8=112929300B③

數(shù)據(jù)傳輸率=(7200轉(zhuǎn)/60秒)×(6000×(π×6.1)/8)=1647000B/s④

平均存取時間=平均尋道時間+平均等待時間+讀取數(shù)據(jù)時間=10ms+(60000ms/7200圈)/2+80000B/(1647000B/1000ms)=10ms+4.17ms+48.57ms=62.74ms⑤

驅(qū)動器號(4bit),柱面號(10bit),記錄面號(4bit),扇區(qū)號(6bit)119格式化容量=每磁道扇區(qū)數(shù)×每扇區(qū)字節(jié)數(shù)

×柱面數(shù)×數(shù)據(jù)盤面數(shù)計算機組成原理考研輔導(dǎo)第7章輸入輸出(I/O)系統(tǒng)7.3

I/O接口(I/O控制器)7.3

I/O接口(I/O控制器)I/O接口的功能實現(xiàn)主機與外設(shè)的通信聯(lián)絡(luò)控制地址譯碼和設(shè)備選擇數(shù)據(jù)緩沖信號格式轉(zhuǎn)換傳送控制命令和狀態(tài)信息I/O接口的基本結(jié)構(gòu)端口：接口電路中可以進行讀/寫的寄存器接口：若干個端口＋相應(yīng)的控制邏輯電路I/O端口及其編址獨立編址統(tǒng)一編址：規(guī)定用于I/O端口的地址范圍1217.3

I/O接口(I/O控制器)：習(xí)題在統(tǒng)一編址的情況下，就I/O設(shè)備而言，其對應(yīng)的I/O地址說法錯誤的是_____。A.要求固定在地址高端B.要求固定在地址低端C.要求相對固定在地址的某部分D.可以隨意在地址的任何地方122計算機組成原理考研輔導(dǎo)第7章輸入輸出(I/O)系統(tǒng)7.4

I/O方式7.4I/O方式程序查詢方式

實現(xiàn)簡單；CPU與I/O設(shè)備只能串行工作。程序中斷方式中斷的基本類型按中斷源的位置：內(nèi)中斷外中斷如何得到中斷服務(wù)程序的入口地址：向量中斷:由中斷事件自己提供(硬件向量法)非向量中斷：由CPU查詢得到(軟件查詢法)124中斷向量：中斷服務(wù)程序的入口地址。7.4I/O方式InterruptvectorIncomputing,aninterruptvectoristhememoryaddressofaninterrupthandler,oranindexintoanarraycalledaninterruptvectortableordispatchtablecontainingthememoryaddressesofinterrupthandlers.Whenaninterruptisgenerated,theprocessorsavesitsexecutionstateviaacontextswitch,andbeginsexecutionoftheinterrupthandlerattheinterruptvector.——FromWikipedia,thefreeencyclopedia1257.4I/O方式程序查詢方式

實現(xiàn)簡單；CPU與I/O設(shè)備只能串行工作。程序中斷方式中斷的作用：實現(xiàn)CPU與I/O設(shè)備的并行工作處理硬件故障和軟件錯誤實現(xiàn)人機交互實現(xiàn)多道程序、分時操作實時處理快速響應(yīng)實現(xiàn)應(yīng)用程序與操作系統(tǒng)的切換，“軟中斷”多處理器系統(tǒng)中各處理器間的信息交流1267.4I/O方式程序中斷方式中斷的過程：中斷請求：由中斷源發(fā)出中斷響應(yīng)：每條指令執(zhí)行階段結(jié)束前，未屏蔽斷點保護（硬件完成）中斷判優(yōu)

中斷源識別

獲得中斷服務(wù)程序首地址中斷處理127PUSHPSW關(guān)中斷:IF=0;TF=0PUSHCSPUSHIPPUSHregsSTI（選）中斷處理CLI（選）POPregsIRET7.4I/O方式程序查詢方式程序中斷方式DMA方式：DMA的傳送過程預(yù)處理：CPU數(shù)據(jù)傳送：DMA控制器后處理：CPU通道方式通道：專門用于負責(zé)輸入/輸出工作的處理器主機可以接若干個通道，一個通道可以接若干個設(shè)備控制器，一個設(shè)備控制器又可以接一臺或多臺I/O設(shè)備。1287.4I/O方式通道方式通道的工作過程：129CPU運行用戶程序（目態(tài)）通道i（運行存放在主

存中的通道程序i）編制通

道程序請求輸入輸

出訪管指令啟動I/O通道組織I/O

操作I/O操作結(jié)束向CPU發(fā)I/O中斷請求登記或

處理CPU運行IO管理程序（管態(tài)）響應(yīng)I/O中斷請求時間tCPU防管

中斷I/O

中斷7.4I/O方式通道方式I/O指令：CPU指令系統(tǒng)的一部分。在具有通道結(jié)構(gòu)的機器中，I/O指令不實現(xiàn)I/O數(shù)據(jù)傳送，主要完成啟、停I/O設(shè)備、查詢通道和I/O設(shè)備的狀態(tài)、控制通道進行其他操作。通道指令：通道的指令，用來執(zhí)行I/O操作。1307.4I/O方式通道方式通道的類型：字節(jié)多路通道選擇通道（數(shù)組選擇通道）數(shù)組多路通道1317.4I/O方式132字節(jié)多路通道通道通道通道選擇通道（數(shù)組選擇通道）數(shù)組多路通道三種類型通道傳送數(shù)據(jù)的方式7.4I/O方式通道方式：通道的流量三種通道的極限流量：fmax_select＝N/(TS＋NTD)＝1/(TS/N＋TD)fmax_block＝K/(TS＋KTD)＝1/(TS/K＋TD)fmax_byte＝1/(TS＋TD)通道實際流量與連接在

這個通道上的所有設(shè)備

的數(shù)據(jù)傳輸率的關(guān)系：133j為通道的編號fi,j為第j通道上所掛的第i臺

設(shè)備的字節(jié)傳