2021年電子技術(shù)基礎(chǔ)考研題庫(kù)

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁(yè)眉頁(yè)腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！目錄第一部分考研真題精選一、填空題第1章數(shù)字邏輯概論第2章邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)第3章邏輯門電路第4章組合邏輯電路第5章鎖存器和觸發(fā)器第6章時(shí)序邏輯電路第7章半導(dǎo)體存儲(chǔ)器第8章CPLD和FPGA第9章脈沖波形的變換與產(chǎn)生第10章數(shù)模與模數(shù)轉(zhuǎn)換器才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！第11章數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)試看部分內(nèi)容考研真題精選一、填空題。[電子科技大學(xué)22108421BCD【答案】163.75；000101100011.01110101查看答案【解析】二進(jìn)制轉(zhuǎn)換為十進(jìn)制時(shí)，按公式D＝∑k×2求和即ii2數(shù)（39.875）的二進(jìn)制數(shù)為_(kāi)_____，十六進(jìn)制數(shù)為_(kāi)_____。[重10查看答案【解析】將十進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)時(shí)，整數(shù)部分除以2取余，小數(shù)部分乘以2取整，得到（39.875）＝（100111.111）10。4位二進(jìn)制數(shù)有16個(gè)狀態(tài)，不夠4位的，若為整數(shù)位則前補(bǔ)2才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！零，若為小數(shù)位則后補(bǔ)零，即（100111.111）＝（00100111.21110）＝（27.E）。216＝______＝______＝______＝______。28[山東大學(xué)2014年研]【答案】1010111；127；87；57【解析】8421BCD碼就是利用四個(gè)位元來(lái)儲(chǔ)存一個(gè)十進(jìn)制的數(shù)碼。所以可先將8421BCD碼轉(zhuǎn)換成10進(jìn)制再進(jìn)行二進(jìn)制，八進(jìn)制和十六進(jìn)制的轉(zhuǎn)換。＝（87）＝（1010111）8421BCD1022進(jìn)制轉(zhuǎn)8進(jìn)制，三位為一組，整數(shù)向前補(bǔ)0，因此（001010128同理，2進(jìn)制轉(zhuǎn)16進(jìn)制每4位為一組，（01010111）＝（57）2。[山東大1628108421BCD查看答案【解析】4位二進(jìn)制數(shù)有16個(gè)狀態(tài)，因此可以將一位16進(jìn)制數(shù)轉(zhuǎn)化為4位二進(jìn)制數(shù)，得到（2B）＝（00101011）；八162進(jìn)制由0～7八個(gè)數(shù)碼表示，可以將一組二進(jìn)制數(shù)從右往左，3位二進(jìn)制數(shù)分成一組，得到（00101011）＝（53）；將每位二28才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！進(jìn)制數(shù)與其權(quán)值相乘，然后再相加得到相應(yīng)的十進(jìn)制數(shù)，（00101011）＝（43）碼是一種二進(jìn)制的數(shù)字編碼形式，210用二進(jìn)制編碼的十進(jìn)制代碼。因此可以將每位二進(jìn)制數(shù)轉(zhuǎn)化為4位8421BCD碼，（43）＝（01000011）5（20.16）＝______（要求誤差不大于2）。[北京郵電大學(xué)22016年研]【答案】10100.001【解析】將十進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)時(shí)，整數(shù)部分除以2取余，小數(shù)部分乘以2取整；又因?yàn)轭}目要求誤差不大于2，故－3小數(shù)點(diǎn)后保留三位即可，得到（20.16）＝（10100.001）。102。[山東1028168421BCD查看答案【解析】先將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，然后分別根據(jù)每三位二進(jìn)制數(shù)對(duì)應(yīng)一位八進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)和每四位二進(jìn)制數(shù)對(duì)應(yīng)一位十六進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)，不夠三位或者四位的，若為整數(shù)位則前補(bǔ)零，若為小數(shù)位則后補(bǔ)零。根據(jù)每一位十進(jìn)制數(shù)對(duì)應(yīng)4位8421碼得到8421BCD碼。才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！7二進(jìn)制數(shù)（10110001）轉(zhuǎn)換為十六進(jìn)制數(shù)為_(kāi)_____，轉(zhuǎn)換2168【解析】根據(jù)每三位二進(jìn)制數(shù)對(duì)應(yīng)一位八進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)；每四位二進(jìn)制數(shù)對(duì)應(yīng)一位十六進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)，不夠三位或者四位的，若為整數(shù)位則前補(bǔ)零，若為小數(shù)位則后補(bǔ)零。8用最小項(xiàng)表示函數(shù)F（A，B，C）＝∑m（0，1，2，6），則它的最大項(xiàng)表達(dá)式是F＝______（注：不要寫(xiě)簡(jiǎn)略形式）。[北京郵電大學(xué)2015年研]【答案】∏m（3，4，5，7）＝（A＋B′＋C′）（A′＋B＋C）（A′＋B＋C′）（A′＋B′＋C′）查看答案【解析】根據(jù)最小項(xiàng)之和與最大項(xiàng)之積兩種形式的關(guān)系，可得到最大項(xiàng)表達(dá)式。＿CD化簡(jiǎn)成最簡(jiǎn)與或式為_(kāi)__AB2___。[中國(guó)海洋大學(xué)2019年研]2【解析】根據(jù)德摩根定律將邏輯函數(shù)式進(jìn)行化簡(jiǎn)可得最終結(jié)才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！10以“1”和“0”分別代表高低電平，試給出下圖各電路的輸出（圖1-1-1中均為TTL門電路）。[山東大學(xué)2016年研]Y＝______；Y＝______；Y＝______；Y＝______。1234查看答案【解析】TTL電路輸入端經(jīng)電阻接低電平時(shí)，R＜0.91kΩ是輸入端可視作邏輯0，R＞2.5kΩ可視作邏輯1，若輸入端懸空則可視作邏輯1。所以根據(jù)以上分析可得：Y：該門為或非門。Y＝（1＋0）′＝0112233Y：該門為同或門。Y＝（A⊙1）＝A4411以“1”和“0”分別代表高、低電平，試給出下圖各電路的輸出（圖1-1-2中均為TTL門電路）。[山東大學(xué)2015年研]Y＝______；Y＝______；Y＝______；Y＝______。1234才聰學(xué)習(xí)網(wǎng)——考研真題、考資格證、考試題庫(kù)！【答案】1；A′；A；0【解析】TTL電路輸入端經(jīng)電阻接低電平時(shí)，R＜0.91kΩ輸入端可視作邏輯0，R＞2.5kΩ可視作邏輯1，若輸入端接3.5V電壓時(shí)可視為邏輯1。根據(jù)以上分析可得：輸出信號(hào)