硬件電路設(shè)計(jì)具體詳解

1/1硬件電路設(shè)計(jì)具體詳解2系統(tǒng)方案設(shè)計(jì)

2.1數(shù)字示波器的工作原理

圖2.1數(shù)字示波器顯示原理

數(shù)字示波器的工作原理可以用圖2.1來描述，當(dāng)輸入被測(cè)信號(hào)從無源探頭進(jìn)入到數(shù)字示波器，首先通過的是示波器的信號(hào)調(diào)理模塊，由于后續(xù)的A/D模數(shù)轉(zhuǎn)換器對(duì)其測(cè)量電壓有一個(gè)規(guī)定的量程范圍，所以，示波器的信號(hào)調(diào)理模塊就是負(fù)責(zé)對(duì)輸入信號(hào)的預(yù)先處理，通過放大器放大或者通過衰減網(wǎng)絡(luò)衰減到一定合適的幅度，然后才進(jìn)入A/D轉(zhuǎn)換器。在這一階段，微控制器可設(shè)置放大和衰減的倍數(shù)來讓用戶選擇調(diào)整信號(hào)的幅度和位置范圍。

在A/D采樣模塊階段，信號(hào)實(shí)時(shí)在離散點(diǎn)采樣，采樣位置的信號(hào)電壓轉(zhuǎn)換為數(shù)字值，而這些數(shù)字值成為采樣點(diǎn)。該處理過程稱為信號(hào)數(shù)字化。A/D采樣的采樣時(shí)鐘決定了ADC采樣的頻度。該速率被稱為采樣速率，表示為樣值每秒（S/s）。A/D模數(shù)轉(zhuǎn)換器最終將輸入信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)，傳送給捕獲存儲(chǔ)區(qū)。

因?yàn)樘幚砥鞯乃俣雀簧细咚貯/D模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速度，所以在兩者之間需要添加一個(gè)高速緩存，明顯，這里捕獲存儲(chǔ)區(qū)就是充當(dāng)高速緩存的角色。來自ADC的采樣點(diǎn)存儲(chǔ)在捕獲存儲(chǔ)區(qū)，叫做波形點(diǎn)。幾個(gè)采樣點(diǎn)可以組成一個(gè)波形點(diǎn)，波形點(diǎn)共同組成一條波形記錄，創(chuàng)建一條波形記錄的波形點(diǎn)的數(shù)量稱為記錄長(zhǎng)度。捕獲存儲(chǔ)區(qū)內(nèi)部還應(yīng)包括一個(gè)觸發(fā)系統(tǒng)，觸發(fā)系統(tǒng)決定記錄的起始和終止點(diǎn)。

被測(cè)的模擬信號(hào)在顯示之前要通過微處理器的處理，微處理器處理信號(hào)，包括獲取信號(hào)的電壓峰峰值、有效值、周期、頻率、上升時(shí)間、相位、延遲、占空比、均方值等信息，然后調(diào)整顯示運(yùn)行。最后，信號(hào)通過顯示器的顯存顯示在屏幕上。

2.2數(shù)字示波器的重要技術(shù)指標(biāo)

（1）頻帶寬度

當(dāng)示波器輸入不同頻率的等幅正弦信號(hào)時(shí)，屏幕上顯示的信號(hào)幅度下降3dB所對(duì)應(yīng)的輸入信號(hào)上、下限頻率之差，稱為示波器的頻帶寬度，單位為MHz或GHz。

（2）采樣速率：

采樣速率是指單位時(shí)間內(nèi)在不連續(xù)的時(shí)間點(diǎn)上獲取模擬輸入量并進(jìn)行量化的次數(shù)，也稱數(shù)字化速率，單位用Sa/s（Sampling/s）表示。

用每秒鐘完成的AD轉(zhuǎn)換的最高次數(shù)來衡量。常以頻率來表示，取樣速率越高，反應(yīng)儀器捕捉高頻或快速信號(hào)的能力愈強(qiáng)。取樣速率主要由AD轉(zhuǎn)換速率來決定。數(shù)字存儲(chǔ)示波器的測(cè)量時(shí)刻的實(shí)時(shí)取樣速率可根據(jù)被測(cè)信號(hào)所設(shè)定的掃描時(shí)間因數(shù)(即掃描一格所用的時(shí)間)來推算。其推算公式為

divtNf/

（1）

式中，N為每格的取樣點(diǎn)數(shù)，t為掃描時(shí)間因數(shù)。

在進(jìn)行信號(hào)數(shù)字化的時(shí)候?yàn)楸３肿銐虻男盘?hào)細(xì)節(jié)，就要求采樣時(shí)鐘的頻率至少應(yīng)為信號(hào)本身所包含的最高頻率的兩倍。這個(gè)要求通常成為香農(nóng)采樣定理或者乃奎斯特定律。

然而，為了避免混疊現(xiàn)象和較好的再現(xiàn)所測(cè)信號(hào)的波形，示波器的采樣率一般需要達(dá)到被測(cè)信號(hào)頻率的10倍甚至20倍以上。如此的話，在不少情況下，就會(huì)存在顯示點(diǎn)數(shù)不夠的問題，例如用采樣率為500MS/s的示波器觀測(cè)100MHz的正弦信號(hào)，則每個(gè)周期上只顯示5個(gè)采樣點(diǎn)，觀測(cè)效果較差。

(3)分辨率

分辨率指示示波器能分辨的最小電壓增量，即量化的最小單元。它包括垂直電壓靈敏度(電壓分辨率)和水平時(shí)間靈敏度(時(shí)間分辨率)。垂直電壓靈敏度與AD轉(zhuǎn)換的分辨率相對(duì)應(yīng)，常以屏幕每格的分級(jí)數(shù)(級(jí)/div)或百分?jǐn)?shù)來表示。水平時(shí)間靈敏度由取樣速率和存儲(chǔ)器的容量決定，常以屏幕每格含多少個(gè)取樣點(diǎn)或用百分?jǐn)?shù)來表示。取樣速率決定了兩個(gè)點(diǎn)之間的時(shí)間間隔，存儲(chǔ)容量決定了一屏內(nèi)包含的點(diǎn)數(shù)。一般示波管屏幕上的坐標(biāo)刻度為8*10div(即屏幕垂直顯示格為8格，水平顯示格為10格)，如果采用8位的AD轉(zhuǎn)換器(256級(jí))，則垂直分辨率表示為32級(jí)/div，或用百分?jǐn)?shù)來表示為1/256=0.39%：如果采用容量為1k的RAM，則水平分辨率為1024/10=100點(diǎn)/div。

(4)存儲(chǔ)容量

存儲(chǔ)容量又稱記錄長(zhǎng)度，它由采集存儲(chǔ)器(主存儲(chǔ)器)最大存儲(chǔ)容量來表示，常以字為單位。數(shù)字存儲(chǔ)器常采用256，512，1K等容量的高速半導(dǎo)體存儲(chǔ)器。

2.3系統(tǒng)方案論證與比較

方案一：采用80C51單片機(jī)為控制核心，其系統(tǒng)框圖如圖1-1所示。對(duì)輸入信號(hào)進(jìn)行放大或衰減后，用外接觸發(fā)電路產(chǎn)生觸發(fā)信號(hào)，通過A/D轉(zhuǎn)換將模擬

信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再通過單片機(jī)將數(shù)據(jù)鎖存至外部RAM，然后由單片機(jī)控制將數(shù)據(jù)送至D/A輸出。

圖1-1方案一系統(tǒng)框圖

這種方案結(jié)構(gòu)較為簡(jiǎn)潔，但很明顯，A/D的最高采樣速度達(dá)1MHz，由普通單片機(jī)直接處理這樣速率的數(shù)據(jù)難以勝任，采用高檔單片機(jī)甚至采用DSP芯片，成本偏高不說，還將大大增加開發(fā)的難度。而且目前常用的外接RAM芯片時(shí)鐘周期一般為40MHz～50MHz，難以達(dá)到高速數(shù)據(jù)存儲(chǔ)的要求。

方案二：用FPGA可編程邏輯器件作為控制及數(shù)據(jù)處理的核心，利用FPGA的層次化存儲(chǔ)器系統(tǒng)結(jié)構(gòu)，使用FPGA內(nèi)部集成的基本邏輯功能塊配置成雙端口同步RAM

對(duì)采集信號(hào)進(jìn)行存儲(chǔ)，完成設(shè)計(jì)指標(biāo)。其系統(tǒng)框圖如圖2所示。

由于FPGA可在線編程，因此大大加快了開發(fā)速度。電路中的大部分邏輯控

制功能都由單片F(xiàn)PGA完成，多個(gè)功能模塊如采樣頻率控制模塊、數(shù)據(jù)存儲(chǔ)模塊

都集中在單個(gè)芯片上，大大簡(jiǎn)化了外圍硬件電路設(shè)計(jì)，增加了系統(tǒng)的穩(wěn)定性和可

靠性。FPGA的高速性能比其他控制芯片更適合于高速數(shù)據(jù)采集和處理，而且使

用FPGA內(nèi)部存儲(chǔ)模塊完成輸入信號(hào)的量化存儲(chǔ)，在存儲(chǔ)速度上有著外接RAM

無法比擬的優(yōu)勢(shì)。

方案三：以Cortex-M3內(nèi)核的STM32為主控制器的方案如下面圖1-3所示：

圖1-3方案三系統(tǒng)框圖

微處理器采用意法半導(dǎo)體的32位處理器STM32F103VET6,其內(nèi)部是ARM公司Cortex-M3內(nèi)核，工作主頻最高可達(dá)72MHz,再在其上面移植開源的實(shí)時(shí)操作系統(tǒng)μC/OS-II系統(tǒng)，確保系統(tǒng)的實(shí)時(shí)性和穩(wěn)定性。由于高速A/D轉(zhuǎn)換器的速度太快，STM32處理數(shù)據(jù)的速度跟不上，所以在中間加入FIFO高速緩存器。利用STM32內(nèi)部自帶的FSMC(靈活的靜態(tài)存儲(chǔ)器控制器)來控制TFT液晶屏刷新波形，可實(shí)現(xiàn)更高頻率的信號(hào)的波形刷新和顯示。此為，利用STM32的高級(jí)定時(shí)器可輸出高達(dá)12MHz的時(shí)鐘，可以作為高速A/D轉(zhuǎn)換器的采樣時(shí)鐘和FIFO存儲(chǔ)器的控制時(shí)鐘，從而避免了一大堆由有源晶振和數(shù)字芯片組成的時(shí)鐘電路。

方案比較：

方案一雖然簡(jiǎn)單，但是51單片機(jī)處理能力有限，無法實(shí)現(xiàn)數(shù)字示波器的基本指標(biāo)；

方案二采用FPGA雖然能深入開發(fā)數(shù)字示波器，然而，其成本偏高，即使加入SOPC軟核，其軟件壓力也很大。

方案三是能夠?qū)崿F(xiàn)嵌入式數(shù)字示波器基本指標(biāo)的良好方案，器件成本不高，實(shí)時(shí)操作系統(tǒng)μC/OS-II簡(jiǎn)化編程，提供系統(tǒng)實(shí)時(shí)性和穩(wěn)定性。

因此，本設(shè)計(jì)最終選擇方案三開展設(shè)計(jì)。

2.4系統(tǒng)性能指標(biāo)設(shè)計(jì)

由于STM32處理數(shù)據(jù)的能力比較有限，加之一般應(yīng)用中波形存儲(chǔ)和頻率分析用處不大，所以在這里，系統(tǒng)并沒有做這兩個(gè)部分的功能實(shí)現(xiàn)。雖然系統(tǒng)所用的A/D轉(zhuǎn)換器ADS830的最高采樣頻率可達(dá)60MHz，然而，其時(shí)鐘信號(hào)是STM32的定時(shí)器產(chǎn)生的，最高只能輸出12MHz，所以這里設(shè)計(jì)的最高實(shí)時(shí)采樣率為12MHz，然而，由于程序中加入了內(nèi)插算法，所以最高輸入信號(hào)的頻率仍然可以高達(dá)1MHz，基本可以滿足一般應(yīng)用需求。

系統(tǒng)性能的預(yù)期設(shè)計(jì)指標(biāo)具體如表1所示：

表1系統(tǒng)性能設(shè)計(jì)指標(biāo)

技術(shù)指標(biāo)指標(biāo)參數(shù)

輸入阻抗1M歐姆

耦合方式交流或直流耦合

觸發(fā)方式上升沿或下降沿觸發(fā)

波形存儲(chǔ)無

頻譜分析無

波形暫停顯示有

輸入電壓范圍5mV~10Vpp

模擬頻帶寬度0~1MHz

最高實(shí)時(shí)采樣率12MHz

水平時(shí)間靈敏度從2us/Div到5ms/Div,共11檔（按1-2-5方式步進(jìn)）垂直電壓靈敏度從25mV/Div到2V/Div,共7檔（按1-2-5方式步進(jìn)）電源供電方式外部電源或鋰電池供電，鋰電池可連續(xù)工作2個(gè)小時(shí)以上該數(shù)字示波器的水平時(shí)間靈敏度與采樣頻率的對(duì)應(yīng)關(guān)系如表2所示：

表2水平時(shí)間靈敏度與采樣時(shí)鐘頻率

水平時(shí)間靈敏度（/div）采樣時(shí)鐘頻率(Hz)

50ms600

20ms1500

10ms3000

5ms6000

2ms15000

1ms30000

500us60000

200us

100us

50us

20us

10us

5us

2us

該數(shù)字示波器的垂直電壓靈敏度與放大倍數(shù)的對(duì)應(yīng)關(guān)系如表3所示：

表3垂直電壓靈敏度與放大倍數(shù)

垂直電壓靈敏度（/div）放大倍數(shù)2V0.1

1V0.25

500mV0.5

250mV1

125mV2

50mV5

25mV10

3系統(tǒng)硬件設(shè)計(jì)

本設(shè)計(jì)的主要系統(tǒng)框圖如下圖3-1所示：

圖3-1系統(tǒng)整體設(shè)計(jì)框圖

3.1耦合電路設(shè)計(jì)

圖3-2耦合電路

所設(shè)計(jì)的耦合電路如上圖3-2所示：

數(shù)字示波器的輸入信號(hào)從BNC無源探頭輸入，由于輸入的模擬信號(hào)中有交流成分和直流成分在里面，所以此部分電路用來供用戶選擇是否需要測(cè)量輸入信號(hào)的直流成分。C35是耦合電容，用來隔離輸入信號(hào)的直流成分。耦合電容的值是根據(jù)后級(jí)輸入阻抗來計(jì)算，耦合電容與后面的負(fù)載電阻構(gòu)成了RC高通濾波器，由RC高通濾波器的截止頻率計(jì)算公式是：

12FRC

π=

(2)

后級(jí)信號(hào)調(diào)理電路的輸入阻抗是1M歐姆，所以為了使輸入信號(hào)能夠低至1Hz的交流信號(hào)，所以截止頻率應(yīng)該低于1Hz，所計(jì)算而得的C電容值應(yīng)該大于0.16uF，所以這里耦合電容的值取1uF。

由交流輸入到直流輸入的切換用繼電器來實(shí)現(xiàn)，為了盡量減小繼電器切換時(shí)所引入的機(jī)械噪聲以免影響輸入信號(hào)，這里繼電器選用松下的小型信號(hào)繼電器TQ2-5V。由電路可知，繼電器斷開時(shí)為交流耦合方式，繼電器吸合時(shí)為直流耦合方式。

3.2信號(hào)調(diào)理電路設(shè)計(jì)

信號(hào)調(diào)理電路可分為兩個(gè)部分，第一部分是衰減網(wǎng)絡(luò)電路，第二部分是程控放大電路。

3.2.1衰減網(wǎng)絡(luò)電路設(shè)計(jì)

圖3-3衰減網(wǎng)絡(luò)電路

所設(shè)計(jì)的衰減網(wǎng)絡(luò)電路如圖3-3所示。利用電阻串聯(lián)的分壓原理，衰減網(wǎng)絡(luò)電路實(shí)現(xiàn)兩級(jí)衰減，當(dāng)繼電器K2斷開時(shí)，輸入信號(hào)被衰減到原來的0.5，即衰減2倍；當(dāng)繼電器K2吸合時(shí)，輸入信號(hào)被衰減到原來的0.05，即衰減20倍。電阻旁邊的電容起頻率補(bǔ)償作用。之所以選擇的是可調(diào)電容，那是因?yàn)槲粗拇郎y(cè)信號(hào)的頻率是在可變的一個(gè)范圍里，如果輸入信號(hào)頻率很低，輸入電容對(duì)其還

不會(huì)有多大影響，如果頻率上升，待測(cè)點(diǎn)的等效電阻和示波器輸入端的輸入電容會(huì)形成一個(gè)積分電路，如此便會(huì)造成高頻失真。所以為了避免此失真情況出現(xiàn)，在電阻旁邊并聯(lián)兩個(gè)容值可調(diào)的電容來形成一個(gè)微分電路，去抵消積分電路的效應(yīng)。同樣的，為了減小機(jī)械噪聲，繼電器選用了松下電器的信號(hào)繼電器TQ2-5V。

繼電器的驅(qū)動(dòng)電路采用NPN三極管來驅(qū)動(dòng)，繼電器線圈的正負(fù)極之間加上續(xù)流二極管，為了防止繼電器瞬間動(dòng)作時(shí)沖擊電流過大，故加上此二極管做保護(hù)電路所用。

3.2.2程控放大電路設(shè)計(jì)

圖3-4程控放大電路

所設(shè)計(jì)的程控放大電路如圖3-4所示，衰減后的信號(hào)先經(jīng)過的是由高性能、低噪聲的電壓反饋型放大器AD8066組成的電壓跟隨器，然后經(jīng)過限流電阻R27進(jìn)入到壓控增益放大器AD603。AD603是ADI公司生產(chǎn)的低噪聲、90MHz帶寬的可變?cè)鲆娣糯笃?，增益以dB為線性，經(jīng)過精密校準(zhǔn)，而且不隨溫度和電源電壓而變化。增益由高阻抗(50MΩ)、低偏置(200nA)差分輸入控制；比例因子為25mV/dB，因此僅需要1V的增益控制電壓就能覆蓋增益范圍的中間40dB。所以改變AD603的控制電壓即可改變?cè)撈骷姆糯蟊稊?shù)。1號(hào)引腳恒定輸入1.25V電壓，2號(hào)引腳的電壓由一片D/A轉(zhuǎn)換器TLV5618A來輸出。

由于AD603的高度靈敏性，控制電壓稍微不穩(wěn)即可能引起震蕩，所以電阻R38和電容C51組成截止頻率為7.2Hz的低通濾波器，避免過多高頻噪聲的引入；

然后用AD8066運(yùn)算放大器組成的電壓跟隨器輸出到AD603。TLV5618A是德州儀器生產(chǎn)的雙路串行12位分辨率的D/A轉(zhuǎn)換器，兩路D/A輸出，輸出A是控制AD603的放大倍數(shù)。

由于后級(jí)A/D轉(zhuǎn)換器ADS830的輸入模擬電壓范圍是1.5V~3.5V，基線輸入電壓是2.5V，為了盡量利用A/D轉(zhuǎn)換器的量程，所以需要給前端輸入的模擬信號(hào)加上2.5V的偏置電壓。雙路D/A轉(zhuǎn)換器TLV5618A的另外一路輸出OUTB就是為了給輸入信號(hào)加入2.5V的偏置電壓而設(shè)計(jì)的。同樣的，為了保證這2.5V電壓的穩(wěn)定，中間加入反相電壓跟隨器。

由于衰減網(wǎng)絡(luò)至少是衰減了0.5倍，為了得到增益為1時(shí)的信號(hào)，所以在程控放大電路的最后一級(jí)設(shè)計(jì)了同相放大器，放大倍數(shù)是2倍，如此一樣，原輸入信號(hào)就能原封不動(dòng)地進(jìn)入到A/D轉(zhuǎn)換器。所用運(yùn)放是增益帶寬比高達(dá)145MHz的電壓反饋型放大器AD8065，其極高的輸入阻抗和極低的噪聲大大保證了信號(hào)的可靠傳輸。

3.3高速A/D采集與FIFO緩存電路設(shè)計(jì)

圖3-5高速A/D采集與FIFO緩存電路

所設(shè)計(jì)的高速A/D采集與FIFO緩存電路如圖3-5所示，從程控放大電路輸出的信號(hào)在進(jìn)入A/D前先進(jìn)入的是截止頻率為66MHz的低通濾波器，因?yàn)樗肁/D轉(zhuǎn)換器ADS830的最大采樣頻率是60MHz，所以它理論上能采集到的最大信號(hào)就是60MHz，為了避免更高頻率的噪聲影響A/D工作，所以要設(shè)計(jì)這樣一個(gè)低通濾波器。A/D轉(zhuǎn)換器ADS830是德州儀器公司的一個(gè)8位分辨率高速模數(shù)

轉(zhuǎn)換器，其采樣頻率范圍是10kSa/s~60MSa/s。它的參考電壓源可選擇為內(nèi)部參考和外部參考，這里為了簡(jiǎn)化設(shè)計(jì)，選用它的內(nèi)部參考電壓源。

雖然STM32主頻最高高達(dá)72MHz，但是在程序里對(duì)A/D采集回來的數(shù)據(jù)的處理速度實(shí)際上是比不上ADS830的60MHz采樣頻率的，所以為了緩沖高速數(shù)據(jù)，中間加入高速緩存器IDT7204。IDT7204是雙口的SRAM，F(xiàn)IFO(先進(jìn)先出)存儲(chǔ)器，工作方式是不依靠地址線，隨著寫入或讀取信號(hào)來對(duì)數(shù)據(jù)指針進(jìn)行遞加或遞減，來實(shí)現(xiàn)對(duì)數(shù)據(jù)的尋址。IDT7204的存儲(chǔ)深度是4K字節(jié)，有三個(gè)存儲(chǔ)標(biāo)志，這里用到了它的“數(shù)據(jù)滿標(biāo)志FF”，當(dāng)微處理器STM32讀取FF標(biāo)志，如果為低電平，證明FIFO存儲(chǔ)器已經(jīng)讀取了4096個(gè)ADS830的數(shù)據(jù)，然后暫停對(duì)A/D轉(zhuǎn)換器數(shù)據(jù)的讀取。微處理器STM32處理當(dāng)前存儲(chǔ)區(qū)的數(shù)據(jù)；等待出來完畢，再次讓IDT7204讀取ADS830的數(shù)據(jù)，如此循環(huán)即可得到當(dāng)前示波器輸入信號(hào)的完整波形數(shù)據(jù)。

A/D轉(zhuǎn)換器ADS830的采樣時(shí)鐘是STM32通過內(nèi)部定時(shí)而得到的，當(dāng)頻率過高時(shí)不太穩(wěn)定，同時(shí)其輸出的高電平是3.3V，而ADS830要求的時(shí)鐘高電平是5V，所以中間加入74HC08與門電路來整形和穩(wěn)定時(shí)鐘信號(hào)。

3.4測(cè)頻整形電路設(shè)計(jì)

圖3-6測(cè)頻整形電路

所設(shè)計(jì)的測(cè)頻整形電路如圖3-6所示，C62和C65是隔去直流的耦合電容，其一大一小的組合為了同時(shí)通過高頻信號(hào)和低頻信號(hào)，R52是為了與前面兩個(gè)電容組成高通濾波器，其截止頻率為0.01Hz，結(jié)型場(chǎng)效應(yīng)管Q4在這里是充當(dāng)具有高輸入阻抗的跟隨器作用，因?yàn)閳?chǎng)效應(yīng)管的柵極阻抗很高，所以用來獲取輸入信號(hào)。

場(chǎng)效應(yīng)管后面是兩級(jí)放大電路。C60和C63同樣的是隔直流的耦合電容，增益帶寬高達(dá)1100MHz的高頻小信號(hào)三極管9018在這里與電阻R45、R47和R50組成共射極放大器，放大倍數(shù)為9018的極限倍數(shù)。R48和R50兩個(gè)電阻在此是為三極管提供靜態(tài)工作點(diǎn)所需要的偏置電壓。電阻R45則是不可或缺的集電極電阻，限流所用。

由于輸入信號(hào)會(huì)低至10mV以下，所以一級(jí)放大會(huì)不足以放大要求的幅值，所以后面再加一級(jí)放大電路。最后，在三極管輸出的后面加上施密特反相器SN74HC74，以給輸出信號(hào)整形成方波，然后送到STM32檢測(cè)頻率。

3.5電源電路設(shè)計(jì)

圖3-7電源電路

所設(shè)計(jì)的電源電路如圖3-7所示。由于開關(guān)電源的開關(guān)噪聲過大，目前在低成本的情況下沒法很好地降低噪聲，所以本系統(tǒng)的電源電路舍棄開關(guān)電源，而用線性穩(wěn)壓電源，使得更好地降低電源噪聲，以免影響輸入信號(hào)的調(diào)理和采集。供電來源可以是外部電源或者是鋰電池（要求雙節(jié)鋰電池，即7.5V~8.4V）。由于示波器中要用到的電源電壓值是+5V、-5V和+3.3V，所以設(shè)計(jì)中采用了最大輸出電流可達(dá)1A的低壓差線性穩(wěn)壓芯片AMS1117-5.0由8.4V穩(wěn)壓到+5V，然后再用最大輸出電流可達(dá)1A的低壓差線性穩(wěn)壓芯片AMS1117-3.3穩(wěn)壓到+3.3V，以給微處理器和液晶供電。至于負(fù)電源則是通過負(fù)極性電源轉(zhuǎn)換電壓芯片ICL7660轉(zhuǎn)換，ICL7660的輸入電壓范圍是1.5V到10V，所以用在這里還是滿足需求的，由于單片ICL7660的最大輸出電流是100mA，不足以給整個(gè)系統(tǒng)供電，所以并聯(lián)兩片ICL7660以得到最大輸出電流200mA，ICL7660只是將正輸

入電壓轉(zhuǎn)變?yōu)樨?fù)電壓，所以還需要一個(gè)穩(wěn)壓到-5V的芯片，這里用上了負(fù)向線性穩(wěn)壓芯片MC79L05。

為了最大限度降低電源紋波和噪聲，電路中用上了抑制高頻紋波的小電容0.1uF，抑制低頻噪聲的大電容100uF，穩(wěn)壓芯片前后都配上了濾波電容。同時(shí)，為了方便用戶和用電安全，圖中還設(shè)計(jì)了+5V和-5V的電源指示燈。

3.6微處理器最小系統(tǒng)電路設(shè)計(jì)

圖3-8微處理器STM32最小系統(tǒng)電路

所設(shè)計(jì)的微處理器最小系統(tǒng)電路如圖3-8所示，微處理器選用意法半導(dǎo)體的32位微處理器STM32F103VET6，內(nèi)部是ARMCortex-M3內(nèi)核，工作頻率通過內(nèi)部鎖相環(huán)倍頻可高達(dá)72MHz，定時(shí)器多達(dá)8個(gè)，F(xiàn)LASH是512KB，GPIO口多達(dá)80個(gè)，此外還有FSMC直接高效地驅(qū)動(dòng)TFT液晶彩屏；所以，在這里，采用STM