存儲器原理與接口

存儲器原理與接口第一頁，共五十二頁，2022年，8月28日5.1存儲器分類一、有關(guān)存儲器幾種分類存儲介質(zhì)分類

半導(dǎo)體存儲器磁盤和磁帶等磁表面存儲器光電存儲器第二頁，共五十二頁，2022年，8月28日按存取方式分類

隨機存儲器RAM(RandomAccessMemory)

只讀存儲器ROM（Read-OnlyMemory）串行訪問存儲器(SerialAccessStorage)第三頁，共五十二頁，2022年，8月28日按在計算機中的作用分類主存儲器(內(nèi)存)

輔助存儲器(外存)

高速緩沖存儲器

第四頁，共五十二頁，2022年，8月28日二、半導(dǎo)體存儲器的分類1、隨機存取存儲器RAM2、只讀存儲器ROM第五頁，共五十二頁，2022年，8月28日二、半導(dǎo)體存儲器的分類1、隨機存取存儲器RAMa.靜態(tài)RAM（ECL，TTL，MOS）

b.動態(tài)RAM第六頁，共五十二頁，2022年，8月28日2、只讀存儲器ROMa.掩膜式ROMb.可編程的PROMc.可用紫外線擦除、可編程的EPROMd.可用電擦除、可編程的E2PROM等

第七頁，共五十二頁，2022年，8月28日絕緣層浮動?xùn)叛┍雷⑷胧組OS管可用紫外線擦除、可編程的EPROM第八頁，共五十二頁，2022年，8月28日編程使柵極帶電擦除EPROM芯片上方有一個石英玻璃窗口當(dāng)一定光強的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。一般照射20～30分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除。第九頁，共五十二頁，2022年，8月28日浮柵隧道氧化層MOS管Flotox(FloatinggateTunnelOxide)：浮柵與漏區(qū)間的氧化物層極?。?0納米以下），稱為隧道區(qū)。當(dāng)隧道區(qū)電場大于107V/cm時隧道區(qū)雙向?qū)?。?dāng)隧道區(qū)的等效電容極小時，加在控制柵和漏極間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導(dǎo)通。擦除和寫入均利用隧道效應(yīng)10ms可用電擦除、可編程的E2PROM第十頁，共五十二頁，2022年，8月28日分類掩模ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）隨機存儲器RAM靜態(tài)存儲器SRAM動態(tài)存儲器DRAM按功能(Read-OnlyMemory)(RandomAccessMemory)(ProgrammableROM)(ErasablePROM)UVEPROMEEPROM只讀存儲器ROMFlashMemory(Ultra-Violet)(Electrically)電可擦除紫外線擦除(StaticRAM)快閃存儲器(DynamicRAM)只能讀出不能寫入,斷電不失還可以按制造工藝分為雙極型和MOS型兩種。主要指標(biāo)：存儲容量、存取速度。存儲容量:用字數(shù)×位數(shù)表示，也可只用位數(shù)表示。如，某動態(tài)存儲器的容量為109位/片。第十一頁，共五十二頁，2022年，8月28日三、多層存儲結(jié)構(gòu)概念

1、核心是解決容量、速度、價格間的矛盾，建立起多層存儲結(jié)構(gòu)。一個金字塔結(jié)構(gòu)的多層存儲體系充分體現(xiàn)出容量和速度關(guān)系第十二頁，共五十二頁，2022年，8月28日第十三頁，共五十二頁，2022年，8月28日2、多層存儲結(jié)構(gòu)寄存器

Cache(高速緩存)

內(nèi)存磁盤磁道、光盤第十四頁，共五十二頁，2022年，8月28日

Cache—主存層次：解決CPU與主存的速度上的差距；主存—輔存層次：解決存儲的大容量要求和低成本之間的矛盾。第十五頁，共五十二頁，2022年，8月28日5.2、主存儲器結(jié)構(gòu)一、主存儲器的主要技術(shù)指標(biāo)存儲容量存取速度可靠性功耗

第十六頁，共五十二頁，2022年，8月28日1、容量存儲容量存儲器可以容納的二進制信息量稱為存儲容量（尋址空間，由CPU的地址線決定）

實際存儲容量：在計算機系統(tǒng)中具體配置了多少內(nèi)存。

第十七頁，共五十二頁，2022年，8月28日2、存取速度存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間，又稱為讀寫周期。

SDRAM: 12ns10ns8ns RDRAM: 1ns 0.625ns第十八頁，共五十二頁，2022年，8月28日3、可靠性

可靠性是用平均故障間隔時間來衡量（MTBF,MeanTimeBetweenFailures）4、功耗

功耗通常是指每個存儲元消耗功率的大小第十九頁，共五十二頁，2022年，8月28日二、主存儲器的基本組成

MOS型器件構(gòu)成的RAM，分為靜態(tài)和動態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲電路靜態(tài)存儲單元，動態(tài)RAM通常用單管組成基本存儲電路。

第二十頁，共五十二頁，2022年，8月28日1、靜態(tài)存儲單元

第二十一頁，共五十二頁，2022年，8月28日

第二十二頁，共五十二頁，2022年，8月28日（2）動態(tài)存儲單元

第二十三頁，共五十二頁，2022年，8月28日（3）、結(jié)構(gòu)

地址譯碼輸入輸出控制存儲體

第二十四頁，共五十二頁，2022年，8月28日地址線控制線數(shù)據(jù)線存儲體譯碼器輸入輸出控制單譯碼結(jié)構(gòu)第二十五頁，共五十二頁，2022年，8月28日地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對片內(nèi)存儲單元的選址?？刂七壿嬰娐罚航邮掌x信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入(雙向)。存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。第二十六頁，共五十二頁，2022年，8月28日譯碼器譯碼器矩陣譯碼電路行線列線地址線地址線第二十七頁，共五十二頁，2022年，8月28日第二十八頁，共五十二頁，2022年，8月28日第二十九頁，共五十二頁，2022年，8月28日一、8086CPU的管腳及功能

8086是16位CPU。它采用高性能的N—溝道，耗盡型負載的硅柵工藝(HMOS)制造。由于受當(dāng)時制造工藝的限制，部分管腳采用了分時復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝5.3、8086CPU總線產(chǎn)生第三十頁，共五十二頁，2022年，8月28日第三十一頁，共五十二頁，2022年，8月28日二、8086的兩種工作方式

最小模式：系統(tǒng)中只有8086一個處理器，所有的控 制信號都是由8086CPU產(chǎn)生。最大模式：系統(tǒng)中可包含一個以上的處理器，比如 包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大 的情況下，系統(tǒng)控制信號不是由8086直 接產(chǎn)生，而是通過與8086配套的總線控 制器等形成。第三十二頁，共五十二頁，2022年，8月28日三、最小模式下8086CPU總線產(chǎn)生（一）、地址線、數(shù)據(jù)線產(chǎn)生

相關(guān)信號線及芯片

1、AD15～AD0(AddressDataBus)

地址/數(shù)據(jù)復(fù)用信號，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15～AD0上為地址信號的低 16位A15～A0；在T2～T4狀態(tài)（數(shù)據(jù)周期）AD15～AD0上是數(shù)據(jù)信號D15～D0。

第三十三頁，共五十二頁，2022年，8月28日

2、A19/S6～A16/S3

(Address/Status)：地址/狀態(tài)復(fù)用信號，輸出。在總周期的T1狀態(tài)A19/S6～A16/S3上是地址的高4位。在T2～T4狀態(tài)，A19/S6～A16/S3上輸出狀態(tài)信息。第三十四頁，共五十二頁，2022年，8月28日機器周期：時鐘周期總線周期：對內(nèi)存或?qū)/O接口的一次操作的時 間指令周期：指令執(zhí)行的時間第三十五頁，共五十二頁，2022年，8月28日MOV[2000H],AX地址周期數(shù)據(jù)周期第三十六頁，共五十二頁，2022年，8月28日S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS第三十七頁，共五十二頁，2022年，8月28日3、三態(tài)緩沖的8位數(shù)據(jù)鎖存器74LS373(8282)第三十八頁，共五十二頁，2022年，8月28日第三十九頁，共五十二頁，2022年，8月28日A、CP正脈沖，DQB、CP為零，保持C、/OE=0，O0輸出；否則高阻第四十頁，共五十二頁，2022年，8月28日第四十一頁，共五十二頁，2022年，8月28日

4、ALE(AddressLatchEnable)

地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。

第四十二頁，共五十二頁，2022年，8月28日觸發(fā)類型：上升沿，下降沿，高電平，低電平第四十三頁，共五十二頁，2022年，8月28日1、AD0－AD15，A16/S1－A19/S4出現(xiàn)地址信息；2、ALE發(fā)正脈沖，地址信息進74LS373；3、AD0－AD15轉(zhuǎn)換為數(shù)據(jù)線,A16/S1－A19/S4輸出狀態(tài)第四十四頁，共五十二頁，2022年，8月28日11233第四十五頁，共五十二頁，2022年，8月28日（二）、數(shù)據(jù)線驅(qū)動 相關(guān)信號線及芯片

1、雙向數(shù)據(jù)總線收發(fā)器（8286，74LS245） 兩個功能：

a、雙向選擇

b、通道控制

第四十六頁，共五十二頁，2022年，8月28日A、/OE控制通道

/OE＝0，或門導(dǎo)通；

/OE＝1，或門封鎖；B、T控制方向

T＝0，BA T＝1，AB第四十七頁，共五十二頁，2022年，8月28日2、/DEN(DataEnable)

數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效。表示CPU對數(shù)據(jù)線操作。用于數(shù)據(jù)總線驅(qū)動器的控制信號。3、DT/R(DataTransmit/Receive)：數(shù)據(jù)驅(qū)動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動器，用DT/R#信號來控制數(shù)據(jù)驅(qū)動器的數(shù)據(jù)傳送方向。當(dāng)DT/R#＝1時，進行數(shù)據(jù)發(fā)送；DT/R#＝0時，進行數(shù)據(jù)接收。

第四十八頁，共五十二頁，2022年，8月28日第四十九頁，共五十二頁，2022年，8月28日1、如果CPU輸出數(shù)據(jù)，DT/R＝1，三態(tài)門方向為AB,

如果CPU輸入數(shù)據(jù)，DT/R＝0，三態(tài)門方向為BA；2、/DEN有效，74LS245工作；3、CPU輸入/輸出數(shù)據(jù)完成，/DEN無效