微機接口基本知識

關于微機接口基本知識第一頁，共五十九頁，編輯于2023年，星期一2023/3/2127.1微機接口7.1.1接口的概念7.1.2~7.1.3接口的功能和組成7.1.4接口的分類補充：多功能接口芯片82380第二頁，共五十九頁，編輯于2023年，星期一2023/3/2137.1.1接口的概念接口：CPU與“外界”的連接電路，是CPU與外界進行信息交換的中轉站。外界：除CPU以外的所有設備和電路； 如主存儲器、輸入輸出設備、通信設備等；連接電路：硬件設備；設置接口的原因：CPU與外設的工作速度不一致；信號線的功能定義、邏輯定義、時序關系等不兼容；減輕CPU的負擔，提高CPU的工作效率；有利于CPU和各設備硬件的獨立發(fā)展。第三頁，共五十九頁，編輯于2023年，星期一2023/3/214接口技術接口技術是硬件和軟件的綜合技術；使CPU與外界達到最佳連接；實現(xiàn)CPU與外界的高效、可靠地信息交換；接口技術的應用計算機所涉及的所有領域；第四頁，共五十九頁，編輯于2023年，星期一2023/3/2157.1.2~7.1.3接口的功能和組成數(shù)據(jù)寄存器狀態(tài)寄存器控制寄存器CPU外設DBABCBCBDB接口片內(nèi)端口地址譯碼電路數(shù)據(jù)緩沖/鎖存器CB讀/寫中斷控制邏輯其他功能第五頁，共五十九頁，編輯于2023年，星期一2023/3/216接口的功能1

——數(shù)據(jù)緩沖功能執(zhí)行作為CPU與外設之間數(shù)據(jù)中轉站；用于CPU與慢速外設之間，可協(xié)調(diào)二者的速度差異；數(shù)據(jù)中保存在接口的數(shù)據(jù)寄存器中；數(shù)據(jù)緩沖的方式數(shù)據(jù)緩沖器暫存數(shù)據(jù)；完成本次數(shù)據(jù)傳送后，其中數(shù)據(jù)就會發(fā)生變化；數(shù)據(jù)鎖存器暫存數(shù)據(jù)；在有新的數(shù)據(jù)寫入之前，其中數(shù)據(jù)不會更改；第六頁，共五十九頁，編輯于2023年，星期一2023/3/217接口的功能2

——設備選擇功能執(zhí)行接口內(nèi)部的數(shù)據(jù)寄、控制、狀態(tài)寄存器都是CPU可訪問的；接口外部和內(nèi)部都需要對CPU當前的操作部件進行選擇；選擇方式根據(jù)CPU發(fā)出的地址進行譯碼，從而確定當前操作部件；第七頁，共五十九頁，編輯于2023年，星期一2023/3/218接口的功能3

——信號轉換功能作用完成CPU與外設之間傳送信號的各類轉換；功能類型數(shù)據(jù)寬度轉換串行接口中需要的串-并、并-串轉換；數(shù)據(jù)格式轉換工程接口中常用的數(shù)-模、模-數(shù)轉換；時序或電平轉換時序配合第八頁，共五十九頁，編輯于2023年，星期一2023/3/219接口的功能4

——執(zhí)行CPU命令功能執(zhí)行CPU按照控制字格式準備好控制字；接口初始化時，由CPU將控制字寫入接口內(nèi)部寄存器；接口工作時，譯碼控制字，進行規(guī)定的操作；控制字（命令字）：一串二進制數(shù)據(jù)每一位具有不同的含義，表示CPU對外設或接口的控制信息；不同的接口芯片，控制字的數(shù)目和格式也不同；第九頁，共五十九頁，編輯于2023年，星期一2023/3/2110接口的功能5

——接收外設狀態(tài)功能執(zhí)行在外設工作期間，接口接收其工作狀態(tài)信息，形成狀態(tài)字，保存于狀態(tài)寄存器中；狀態(tài)字隨時根據(jù)外設狀態(tài)的變化而改變；CPU需要了解外設工作狀態(tài)時，從接口中直接讀取該狀態(tài)字；狀態(tài)字：一串二進制數(shù)據(jù)每一位具有不同的含義，反映當前外設的某種狀態(tài)；第十頁，共五十九頁，編輯于2023年，星期一2023/3/21117.1.4I/O接口分類簡單接口由SSI或MSI的集成邏輯芯片構成；不可編程的接口電路，適用于任務簡單的場合?？删幊探涌谟蒐SI的集成接口芯片構成；可通過編程的方式，指定每次接口的使用方式；使用靈活、適應面寬、種類繁多；可分為通用接口和專用接口兩類；智能型結構I/O處理器（8089）或單片微機。第十一頁，共五十九頁，編輯于2023年，星期一2023/3/2112補充：多功能接口芯片8238082380是專門為32位系統(tǒng)設計的超大規(guī)模集成I/O接口芯片；1個8通道的32位DMAC；1個由3個8259A級聯(lián)形成的20級中斷控制器；4個16位的定時計數(shù)器；其他控制電路；系統(tǒng)復位、DRAM刷新控制、內(nèi)部總線仲裁與控制、可編程等待狀態(tài)控制；采用PGA封裝，有132個引腳。第十二頁，共五十九頁，編輯于2023年，星期一2023/3/211380386局部總線總線接口內(nèi)部總線仲裁和控制等待狀態(tài)控制DRAM刷新控制20級中斷控制器CPU復位控制32位8通道DMA控制器數(shù)據(jù)總線地址總線控制總線定時器0定時器1定時器2定時器311多功能接口芯片82380第十三頁，共五十九頁，編輯于2023年，星期一2023/3/21147.2I/O設備數(shù)據(jù)傳送方式7.2.1端口尋址方式7.2.2CPU與外設之間的信息傳送方式第十四頁，共五十九頁，編輯于2023年，星期一7.2.1端口尋址方式1、I/O端口的尋址方式補充：端口的概念P453.1.3對端口的尋址方式P485.輸入輸出指令P2111.IO端口的尋址方式2、I/O端口地址空間及分配3、I/O端口地址譯碼技術第十五頁，共五十九頁，編輯于2023年，星期一2023/3/21161、I/O端口的尋址方式（1）I/O端口的概念接口電路中能被CPU直接訪問的寄存器；端口的類型數(shù)據(jù)端口狀態(tài)端口命令端口端口與接口的關系：

一個接口電路由若干個端口及其他控制電路組成。不同接口中端口的數(shù)目不定，但類型只有三種；每個端口可接收多種格式的同類信息（CPU可讀寫）（CPU只讀）（CPU只寫）第十六頁，共五十九頁，編輯于2023年，星期一2023/3/2117（2）端口地址的編址方式（1/2）統(tǒng)一編址方式將I/O系統(tǒng)與主存系統(tǒng)作為一個整體進行編址；優(yōu)點：訪問I/O端口可使用訪存指令，操作類型多樣，使用靈活；I/O端口有較大的編址空間；缺點：占用主存空間，使實際主存容量減小；I/O訪問的指令字長較長，執(zhí)行速度慢。00000HFFFFFH以20位主存地址、16位I/O地址為例主存儲器I/O設備EFFFFHF0000H第十七頁，共五十九頁，編輯于2023年，星期一2023/3/2118（2）端口地址的編址方式（2/2）獨立編址方式將I/O系統(tǒng)與主存系統(tǒng)分別編址；特點：I/O端口地址不占用主存空間；使用專用的I/O指令，指令字長短，執(zhí)行速度快；00000HFFFFFH主存儲器I/O設備0000HFFFFH以20位主存地址、16位I/O地址為例第十八頁，共五十九頁，編輯于2023年，星期一2023/3/2119（3）I/O端口操作指令指令格式輸入指令： INAL/AX,PORT/DX功能：將指定端口中的8/16位數(shù)據(jù)送到累加器AL/AX中；輸出指令： OUTPORT/DX,AL/AX功能：將累加器AL/AX中的數(shù)據(jù)送到指定端口上輸出；指令注意：PORT/DX：根據(jù)地址寬度決定表示方法8位端口地址(0~0FFH)，可直接在指令中出現(xiàn)；16位端口地址(100H~3FFH)，必須由DX在指令中給出。I/O指令在書寫格式上兩操作數(shù)的位數(shù)不一定一致。一個操作數(shù)為數(shù)據(jù)，另一個操作數(shù)為地址。第十九頁，共五十九頁，編輯于2023年，星期一2023/3/2120I/O指令舉例假設80H、100H均為8位數(shù)據(jù)端口；40H為16位數(shù)據(jù)端口；(DX)=100HCPUAHAL接口INAL,80H;從80H端口中讀取一個字節(jié)的數(shù)據(jù)送AL40H80H100H101HINAX,DX;從100H和101H兩個端口中讀取一個字送AXOUT40H,AX;向40H端口寫一個字（AX的內(nèi)容）OUTDX,AL;向100H端口寫一個字節(jié)（AL的內(nèi)容）00000000000000000000000011111111111111110000000011111111第二十頁，共五十九頁，編輯于2023年，星期一2023/3/21212、I/O端口地址空間及其分配I/O接口硬件分類系統(tǒng)板上的I/O芯片：可編程的大規(guī)模集成電路；I/O擴展槽上的接口控制卡：若干集成電路按一定的邏輯功能組成的部件I/O端口的地址分配IBM-PC機的I/O端口地址范圍為0~3FFH，共1024個。地址分配：0~1FFH:主板芯片200H~3FFH:擴展槽0~0FFH:主板芯片100H~3FFH:擴展槽后改為與具體的系統(tǒng)相關第二十一頁，共五十九頁，編輯于2023年，星期一2023/3/2122常用接口芯片的地址分配接口芯片可用地址范圍單片使用的實際地址范圍8237A(DMAC)0000~001FH0000~000FH8259A(中斷控制器)0020~003FH0020~0021H8253A

(定時計數(shù)器)0040~005FH0040~0043H8255A

(并行接口芯片)0060~007FH0060~0063H第二十二頁，共五十九頁，編輯于2023年，星期一2023/3/21233、I/O端口地址譯碼技術（1）端口地址譯碼的概念（2）譯碼電路的分析與設計第二十三頁，共五十九頁，編輯于2023年，星期一2023/3/2124（1）端口地址譯碼的概念I/O端口地址譯碼電路的作用將CPU發(fā)出的地址信號轉換成對應端口的選通信號；I/O端口地址譯碼電路的外部信號輸入信號地址信號A0~A9讀寫控制信號IOR#,IOW#DMA地址允許信號AEN輸出信號芯片或端口的選通信號，低電平有效。1——非CPU訪問IO系統(tǒng)0——是CPU訪問IO系統(tǒng)第二十四頁，共五十九頁，編輯于2023年，星期一2023/3/2125片間譯碼，即接口尋址，產(chǎn)生某接口芯片的有效片選信號。譯碼器正常工作的任何時刻，只有一根輸出信號有效，表示當前CPU對該接口操作。片內(nèi)譯碼，即端口尋址，選擇當前操作的具體端口。I/O地址譯碼方法第二十五頁，共五十九頁，編輯于2023年，星期一2023/3/2126（2）譯碼電路的分析與設計由門電路構成的固定式單端口地址譯碼電路；由譯碼器構成的固定式多端口地址譯碼電路；由地址開關和比較器構成的可選式多端口地址譯碼電路；第二十六頁，共五十九頁，編輯于2023年，星期一2023/3/2127a）固定式單端口地址譯碼電路基本元器件采用門電路，常用類型：四輸入與非門74LS20八輸入與非門74LS30二輸入或門74LS32非門74LS04譯碼電路設計思想：分析輸入/輸出信號的類型，采用門電路組合；注意，譯碼電路的讀寫特性。第二十七頁，共五十九頁，編輯于2023年，星期一2023/3/2128例1.設計I/O端口地址為2F8H的只讀譯碼電路。輸入/輸出信號輸入信號：10位地址（2F8H）和IOR#、AEN輸出信號：Y#（2F8H端口的選通信號，低電平有效）譯碼電路設計思想：兩個與非門才可以考慮全部輸入信號；與非門的輸入為全1才可以唯一確定某地址，輸出為0；兩個與非門的輸出通過或門得到有效的端口選擇信號。第二十八頁，共五十九頁，編輯于2023年，星期一2023/3/2129A9A8A7A6A5A4A3A2A1A0AENIOR#74LS3074LS2074LS32101111100000Y#0002F8H的只讀譯碼電路2F0H0第二十九頁，共五十九頁，編輯于2023年，星期一2023/3/2130閱讀下圖，

分析IO端口地址當且僅當A9~A2=10111100時，與非門的輸出為0；否則與非門輸出均為1.A1~A0為片內(nèi)譯碼的地址讀寫控制10111110011010該接口電路內(nèi)部共4個端口第三十頁，共五十九頁，編輯于2023年，星期一2023/3/2131b）固定式多端口地址譯碼電路采用譯碼器設計譯碼電路；常用譯碼器簡介：3-8譯碼器74LS138（外部特性圖、內(nèi)部結構圖、邏輯功能表）4-16譯碼器74LS154（外部特性圖、內(nèi)部結構圖、邏輯功能表）雙2-4譯碼器74LS139（外部特性圖、內(nèi)部結構圖、邏輯功能表）雙2-4譯碼器74LS155（外部特性圖、內(nèi)部結構圖、邏輯功能表）譯碼器譯碼的特點：一般對多個連續(xù)的地址或地址段進行譯碼。譯碼器的多個輸出分別對應于不同端口或接口的選通信號。第三十一頁，共五十九頁，編輯于2023年，星期一2023/3/213274LS138譯碼器外部特性圖地址輸入引腳輸入信號A、B、C:

將所要譯碼的三位地址信號引入譯碼器。輸出信號Y0#~Y7#:譯碼之后的選通信號，可選擇8個端口或接口使能信號G1、G2A#、G2B#:

當且僅當G1＝1、G2A#＝0、G2B#＝0時，譯碼器正常工作。使能控制引腳選通信號輸出引腳第三十二頁，共五十九頁，編輯于2023年，星期一2023/3/213374LS138譯碼器內(nèi)部結構圖第三十三頁，共五十九頁，編輯于2023年，星期一2023/3/213474LS138譯碼器邏輯功能表第三十四頁，共五十九頁，編輯于2023年，星期一2023/3/213574LS154譯碼器外部特性圖使能信號輸入信號第三十五頁，共五十九頁，編輯于2023年，星期一2023/3/213674LS154譯碼器內(nèi)部結構圖第三十六頁，共五十九頁，編輯于2023年，星期一2023/3/213774LS154譯碼器邏輯功能表第三十七頁，共五十九頁，編輯于2023年，星期一2023/3/213874LS139譯碼器的外部特性圖第三十八頁，共五十九頁，編輯于2023年，星期一2023/3/213974LS139譯碼器的內(nèi)部結構圖第三十九頁，共五十九頁，編輯于2023年，星期一2023/3/214074LS139譯碼器的邏輯功能表第四十頁，共五十九頁，編輯于2023年，星期一2023/3/2141A2A2分析IO端口地址當且僅當A9~A6=1010時，與非門輸出為0；則使譯碼器74LS138的G2B#=0Y0#接接口芯片的片選，則輸入的地址A5~A3=000時，該接口電路被選中。A2~A0作為片內(nèi)端口選擇的地址信號，表示該接口電路中共有8個端口。101101001101第四十一頁，共五十九頁，編輯于2023年，星期一2023/3/2142例2.使用譯碼器設計一個系統(tǒng)板上接口芯片的I/O端口地址譯碼電路，并且讓每個接口芯片內(nèi)部的端口數(shù)目為32個。

輸入信號：端口地址A9~A0、AEN、及IOR#、IOW#地址信號的分配：系統(tǒng)板上I/O端口地址范圍為000~0FFH，則譯碼地址為A7~A0；每個接口芯片內(nèi)部的端口數(shù)目為32個，則片內(nèi)譯碼地址為A4~A0;故，片間譯碼的地址為A7~A5，可以使用3-8譯碼器；74LS138的外部信號：地址輸入信號：A、B、C（A7~A5）；使能輸入信號：G1、G2A#、G2B#（AEN、A8、A9）片選輸出信號：各接口芯片的選通信號第四十二頁，共五十九頁，編輯于2023年，星期一2023/3/2143固定式多端口地址譯碼電路ABCG1G2A#G2B#74LS138Y0#Y1#Y2#Y3#Y4#Y5#Y6#Y7#A5

A6A7AENA8A90000000111111100000即000～01FH接DMAC的片選端00001即020～03FH接中斷控制器的片選端00010即040～05FH接定時/計數(shù)器的片選端100IOW#74LS32DMA頁面寄存器的片選寫信號(80H～9FH)74LS32NMI屏蔽寄存器的片選寫信號該電路的譯碼地址范圍是0～0FFH若該電路的譯碼地址范圍改為100~1FFH，該如何設置？第四十三頁，共五十九頁，編輯于2023年，星期一2023/3/2144c）利用地址開關、譯碼器、比較器設計可選式譯碼電路譯碼電路設計結構固定譯碼部分：使用譯碼器做固定式多端口譯碼；可選譯碼部分：使用地址開關和比較器選擇地址范圍；比較器比較的對象地址開關的狀態(tài)、地址總線上的信號；比較器比較的結果采用A=B的輸出結果，作為固定譯碼部分的選通；第四十四頁，共五十九頁，編輯于2023年，星期一2023/3/2145Vcc開關閉合：低電平（0）開關斷開：高電平（1）DIP地址開關第四十五頁，共五十九頁，編輯于2023年，星期一2023/3/2146比較器74LS85外部特性圖級聯(lián)輸入（用于>4位的數(shù)據(jù)比較，接低位的比較輸出端）比較輸出比較數(shù)據(jù)輸入（2個4位數(shù)據(jù)）第四十六頁，共五十九頁，編輯于2023年，星期一2023/3/2147比較器74LS85邏輯功能表第四十七頁，共五十九頁，編輯于2023年，星期一2023/3/2148例3.設計擴展板上的I/O端口地址譯碼電路，要求擴展板上每個接口芯片的內(nèi)部端口數(shù)目為32個，且端口地址可選。擴展板上的I/O端口地址范圍為100H~3FFH

即0100000000~0111111111

1000000000~1011111111

1100000000~1111111111地址分析A9A8狀態(tài)為00時，譯碼器不工作；接口內(nèi)部32個端口，則A4A3A2A1A0為片內(nèi)譯碼地址；譯碼電路設計可選譯碼部分：若采用74LS85，則可選地址為A9A8；固定部分：其余的地址A7A6A5采用固定式譯碼。第四十八頁，共五十九頁，編輯于2023年，星期一2023/3/2149擴展板上的可選式端口地址譯碼電路A0A1A2A3B0B1B2B3A=BA=BA<BA>BVccA8A9S0S1ABCG2A#G2B#G1A5

A6A7AENY0#Y1#…………Y6#Y7#74LS13874LS85DIP≥1A8A9…………010110001譯碼地址范圍：220H~23FH若S0S1均斷開，則Y4#所譯碼的地址范圍是多少？第四十九頁，共五十九頁，編輯于2023年，星期一2023/3/2150分析IO端口地址當且僅當A9~A2的信號與開關狀態(tài)相同時，比較器74LS688輸出有效的低電平；經(jīng)過或門，可選通接口電路。若圖中接口電路的地址范圍是330H~333H，則開關K7~K0分別應為什么狀態(tài)？第五十頁，共五十九頁，編輯于2023年，星期一2023/3/21517.2.2CPU與外設之間的信息傳送方式1、無條件傳送方式2、程序查詢傳送方式3、中斷傳送方式4、DMA傳送方式第五十一頁，共五十九頁，編輯于2023年，星期一2023/3/21521、無條件傳送方式工作過程CPU需要傳送數(shù)據(jù)時，直接將數(shù)據(jù)送至指定外設；接口要求接口電路中只需要有數(shù)據(jù)寄存器即可；程序設計要點使用輸入輸出指令，CPU主動與指定端口數(shù)據(jù)傳送；適用場合與簡單外設的數(shù)據(jù)傳送。（外設始終就緒）第五十二頁，共五十九頁，編輯于2023年，星期一2023/3/21532、程序查詢傳送方式工作過程CPU傳送數(shù)據(jù)之前先檢查外設的狀態(tài)，若沒有準備好，則繼續(xù)查詢等待，直至外設就緒即進行數(shù)據(jù)傳送；接口要求接口電路中需要數(shù)據(jù)寄存器和狀態(tài)寄存器；CPU主動查詢，程序控制數(shù)據(jù)傳送過程，簡單易行；每次查詢之后只能使用IO指令傳送一個數(shù)據(jù)；數(shù)據(jù)傳輸率不高，CPU時間浪費較多。適用場合CPU不太忙且對傳送速度要求不高的系統(tǒng)。第五十三頁，共五十九頁，編輯于2023年，星期一2023/3/2154程序查詢傳送方式的程序設計程序設計流程CPU獲取外設的狀態(tài)；使用IN指令，讀接口電路的狀態(tài)端口中的狀態(tài)字；狀態(tài)字隨外設的工作情況而更新；判斷狀態(tài)字中的對應位，以決定程序的流向；若外設就緒，則進行數(shù)據(jù)傳送；CPU