計算機組成原理第八章方式

（優(yōu)選）計算機組成原理第八章第講方式當前1頁，總共46頁。8.4DMA方式8.4.1DMA方式的一般概念

8.4.2DMA傳送方式8.4.3DMA傳送一個數(shù)據(jù)的過程當前2頁，總共46頁。8.4.1DMA方式的一般概念直接存儲器訪問（DirectMemoryAccess）DMA方式是為了在主存儲器與I／O設備間高速交換批量數(shù)據(jù)而設置的?；舅枷胧牵和ㄟ^硬件控制實現(xiàn)主存與I／O設備間的直接數(shù)據(jù)傳送，在傳送過程中無需CPU的干預。數(shù)據(jù)傳送是在DMA控制器控制下進行的，優(yōu)點：完全硬件實現(xiàn)，速度快。有利于發(fā)揮CPU的效率。當前3頁，總共46頁。8.4.1DMA方式的一般概念過程描述：由DMA控制器給出當前正在傳送的數(shù)據(jù)的主存地址，并統(tǒng)計傳送數(shù)據(jù)的個數(shù)以確定一組數(shù)據(jù)的傳送是否已結(jié)束。在主存中要開辟連續(xù)地址的專用緩沖器，用來提供或接收傳送的數(shù)據(jù)。在數(shù)據(jù)傳送前和結(jié)束后要通過程序或中斷方式對緩沖器和DMA控制器進行預處理和后處理。當前4頁，總共46頁。8.4.1DMA方式的一般概念DMA基本操作：(1)從外圍設備發(fā)出DMA請求；(2)CPU響應請求，把CPU工作改成DMA操作方式，DMA控制器從CPU接管總線的控制；(3)由DMA控制器對內(nèi)存尋址，即決定數(shù)據(jù)傳送的內(nèi)存單元地址及數(shù)據(jù)傳送個數(shù)的計數(shù)，并執(zhí)行數(shù)據(jù)傳送的操作；(4)向CPU報告DMA操作的結(jié)束。當前5頁，總共46頁。思考：DMA正在完成I/O操作時，CPU在干什么？二者同時有訪存需求，怎么辦？當前6頁，總共46頁。8.4.2DMA傳送方式1、停止CPU訪問內(nèi)存。主機響應DMA請求后，讓出存儲總線，直到一組數(shù)據(jù)傳送完畢后，DMA控制器才把總線控制權(quán)交還給CPU。采用這種工作方式的I／O設備，在其接口中一般設置有小容量存儲器，I／O設備先與小容量存儲器交換數(shù)據(jù)，然后由小容量存儲器與主機交換數(shù)據(jù)，這樣可減少DMA傳送占用存儲總線的時間，也即減少了CPU暫停工作的時間。當前7頁，總共46頁。8.4.2DMA傳送方式優(yōu)點:控制流程簡單。缺點:在DMA控制器I/O訪內(nèi)階段，內(nèi)存的效能沒有充分發(fā)揮，相當一部分內(nèi)存工作周期是空閑的。僅適用于：數(shù)據(jù)傳輸率很高的設備進行成組傳送當前8頁，總共46頁。8.4.2DMA傳送方式2、周期挪用方式DMA控制器與主存儲器之間傳送一個數(shù)據(jù)，占用一個內(nèi)存周期，即CPU暫停訪存工作一個周期，然后繼續(xù)執(zhí)行程序。當前9頁，總共46頁。8.4.2DMA傳送方式I/O設備要求DMA傳送時可能遇到兩種情況：(1)CPU不需要訪內(nèi)，如CPU正在執(zhí)行乘法指令。由于乘法指令執(zhí)行時間較長，此時I/O訪內(nèi)與CPU訪內(nèi)沒有沖突，即I/O設備挪用一二個內(nèi)存周期對CPU執(zhí)行程序沒有任何影響。(2)CPU也要求訪內(nèi)時，這就產(chǎn)生了訪內(nèi)沖突，在這種情況下I/O設備訪內(nèi)優(yōu)先，因為I/O訪內(nèi)有時間要求，前一個I/O數(shù)據(jù)必須在下一個訪內(nèi)請求到來之前存取完畢。顯然，在這種情況下I/O設備挪用一二個內(nèi)存周期，意味著CPU延緩了對指令的執(zhí)行，或者更明確地說，在CPU執(zhí)行訪內(nèi)指令的過程中插入DMA請求，挪用了一二個內(nèi)存周期。當前10頁，總共46頁。8.4.2DMA傳送方式優(yōu)點：既實現(xiàn)了I/O傳送，又較好地發(fā)揮了內(nèi)存和CPU的效率缺點：每次傳送都要申請總線控制權(quán)，建立總線控制權(quán)，歸還總線控制權(quán)。適用于：I/O設備讀寫周期大于內(nèi)存存儲周期的情況當前11頁，總共46頁。8.4.2DMA傳送方式停止CPU訪存和周期挪用的區(qū)別前者：外設需傳送一批數(shù)據(jù)到內(nèi)存時，DMA獨占總線、內(nèi)存等資源，一直到該任務完成后者：當外設信息被讀取后要寫入內(nèi)存時，才申請總線、訪存權(quán)限，完成寫入，而后釋放，等到下批數(shù)據(jù)被讀出時，又再申請權(quán)限、資源，寫入內(nèi)存。當前12頁，總共46頁。8.4.2DMA傳送方式3、DMA和CPU交替訪問內(nèi)存工作方式如果CPU的工作周期比內(nèi)存存取周期長很多，可以采用該種方法指令周期包含若干CPU周期，CPU周期中訪內(nèi)周期只占整個周期一部分(eg.C1)，另外一部分時間(eg.C2)可交由DMA訪內(nèi)，此時DMA與CPU并行工作。不需要總線控制權(quán)的申請、建立與歸還。通過C1、C2分時控制，總線控制權(quán)的轉(zhuǎn)移速度快，DMA效率高。當前13頁，總共46頁。8.4.2DMA傳送方式CPU和DMA控制器各自有自己的訪內(nèi)地址寄存器、數(shù)據(jù)寄存器和讀/寫信號等控制寄存器。在C1周期中，如果DMA控制器有訪內(nèi)請求，可將地址、數(shù)據(jù)等信號送到總線上。在C2周期中，如CPU有訪內(nèi)請求，同樣傳送地址、數(shù)據(jù)等信號。當前14頁，總共46頁。8.4.2DMA傳送方式優(yōu)點：總線控制權(quán)的轉(zhuǎn)移不需要時間，DMA傳送高效缺點：硬件邏輯實現(xiàn)復雜適用于：CPU的工作周期比內(nèi)存存取周期長很多的情況。當前15頁，總共46頁。8.4.3基本DMA控制器1、DMA基本構(gòu)成(1)內(nèi)存地址計數(shù)器

用于存放內(nèi)存中要交換的數(shù)據(jù)的地址。在DMA傳送前，須通過程序?qū)?shù)據(jù)在內(nèi)存中的起始位置(首地址)送到內(nèi)存地址計數(shù)器。而當DMA傳送時，每交換一次數(shù)據(jù)，將地址計數(shù)器加“1”，從而以增量方式給出內(nèi)存中要交換的一批數(shù)據(jù)的地址。當前16頁，總共46頁。1、DMA基本構(gòu)成(2)字計數(shù)器用于記錄傳送數(shù)據(jù)塊的長度(多少字數(shù))。其內(nèi)容也是在數(shù)據(jù)傳送之前由程序預置，交換的字數(shù)通常以補碼形式表示。在DMA傳送時，每傳送一個字，字計數(shù)器就加“1”，當計數(shù)器溢出即最高位產(chǎn)生進位時，表示這批數(shù)據(jù)傳送完畢，于是引起DMA控制器向CPU發(fā)中斷信號。當前17頁，總共46頁。1、DMA基本構(gòu)成(3)數(shù)據(jù)緩沖寄存器用于暫存每次傳送的數(shù)據(jù)(一個字)。當輸入時，由設備(如磁盤)送往數(shù)據(jù)緩沖寄存器，再由緩沖寄存器通過數(shù)據(jù)總線送到內(nèi)存。反之，輸出時，由內(nèi)存通過數(shù)據(jù)總線送到數(shù)據(jù)緩沖寄存器，然后再送到設備。當前18頁，總共46頁。1、DMA基本構(gòu)成(4)“DMA請求”標志每當設備準備好一個數(shù)據(jù)字后給出一個控制信號，使“DMA請求”標志置“1”。該標志置位后向“控制/狀態(tài)”邏輯發(fā)出DMA請求，后者又向CPU發(fā)出總線使用權(quán)的請求(HOLD)，CPU響應此請求后發(fā)回響應信號HLDA，“控制/狀態(tài)”邏輯接收此信號后發(fā)出DMA響應信號，使“DMA請求”標志復位，為交換下一個字做好準備。當前19頁，總共46頁。1、DMA基本構(gòu)成(5)“控制/狀態(tài)”邏輯由控制和時序電路以及狀態(tài)標志等組成，用于修改內(nèi)存地址計數(shù)器和字計數(shù)器，指定傳送類型(輸入或輸出)，并對“DMA請求”信號和CPU響應信號進行協(xié)調(diào)和同步。當前20頁，總共46頁。1、DMA基本構(gòu)成(6)中斷機構(gòu)當字計數(shù)器溢出時(全0)，意味著一組數(shù)據(jù)交換完畢，由溢出信號觸發(fā)中斷機構(gòu)，向CPU提出中斷報告。這里的中斷與上一節(jié)介紹的I/O中斷所采用的技術(shù)相同，但中斷的目的不同，前面是為了數(shù)據(jù)的輸入或輸出，而這里是為了報告一組數(shù)據(jù)傳送結(jié)束。因此它們是I/O系統(tǒng)中不同的中斷事件。

當前21頁，總共46頁。8.4.3基本DMA控制器2、傳送過程當外設有DMA請求時，通常CPU在本機器周期結(jié)束后，響應DMA請求。傳送一個數(shù)據(jù)塊可以分為三個階段：-傳送前預處理-正式傳送-傳送后處理當前22頁，總共46頁。8.4.3基本DMA控制器預處理階段：第一階段是進行初始化，啟動設備、測試設備。CPU通過程序I／O的方式給DMA控制器預置初值，取狀態(tài)和送傳送需要的有關(guān)參數(shù)。其中包括內(nèi)存地址計數(shù)器和字計數(shù)器的初值。當前23頁，總共46頁。8.4.3基本DMA控制器正式傳送階段：由DMA控制器控制外設與主存之間的數(shù)據(jù)交換。當前24頁，總共46頁。8.4.3基本DMA控制器正式傳送階段詳解（停止CPU訪問內(nèi)存方式）當前25頁，總共46頁。8.4.3基本DMA控制器傳送后處理階段：第三階段即CPU中斷原程序后進行后處理。若需要繼續(xù)交換數(shù)據(jù)，則又要對DMA進行初始化；若不需要交換數(shù)據(jù)，則停止外設；若為出錯，則轉(zhuǎn)錯誤診斷及處理程序。當前26頁，總共46頁。思考：如果有多個設備提出DMA傳送請求，該怎么處置？來看8.4.4選擇型、多路型DMA控制器當前27頁，總共46頁。8.4.4選擇型和多路型DMA控制器1.選擇型DMA控制器選擇型DMA控制器在物理上可以連接多個設備，而在邏輯上只允許連接一個設備。在某一段時間內(nèi)只能為一個設備服務。當前28頁，總共46頁。8.4.4選擇型和多路型DMA控制器要點：在第一階段要給出所選擇的設備號

當前29頁，總共46頁。8.4.4選擇型和多路型DMA控制器優(yōu)點：只增加少量硬件達到了為多個外圍設備服務的目的缺點：同一時刻不能為多個設備服務適用于：數(shù)據(jù)傳輸速率很高，接近內(nèi)存訪問速率的設備。當前30頁，總共46頁。8.4.4選擇型和多路型DMA控制器2.多路型DMA控制器多路型DMA不僅在物理上可以連接多個外圍設備，而且在邏輯上也允許這些外圍設備同時工作，各設備以字節(jié)交叉方式通過DMA控制器進行數(shù)據(jù)傳送。字節(jié)交叉：每個設備的每個字輪流使用DMA傳送連接示意圖如下頁當前31頁，總共46頁。當前32頁，總共46頁。8.4.4選擇型和多路型DMA控制器優(yōu)點：同時服務多個外設缺點：結(jié)構(gòu)復雜適用于：多個慢速外設當前33頁，總共46頁。8.4.4選擇型和多路型DMA控制器典型DMA芯片當前34頁，總共46頁。

例3下圖中假設有磁盤、磁帶、打印機三個設備同時工作。磁盤以30μs的間隔向控制器發(fā)DMA請求，磁帶以45μs的間隔發(fā)DMA請求，打印機以150μs間隔發(fā)DMA請求。根據(jù)傳輸速率，磁盤優(yōu)先權(quán)最高，磁帶次之，打印機最低，圖中假設DMA控制器每完成一次DMA傳送所需的時間是5μs。若采用多路型DMA控制器，請畫出DMA控制器服務三個設備的工作時間圖。例題：當前35頁，總共46頁。當前36頁，總共46頁。分析

由圖看出，T1間隔中控制器首先為打印機服務，因為此時只有打印機有請求。T2間隔前沿磁盤、磁帶同時有請求，首先為優(yōu)先權(quán)高的磁盤服務，然后為磁帶服務，每次服務傳送一個字節(jié)。在120μs時間階段中，為打印機服務只有一次(T1)，為磁盤服務四次(T2，T4，T6，T7)，為磁帶服務三次(T3，T5，T8)。從圖上看到，在這種情況下DMA尚有空閑時間，說明控制器還可以容納更多設備。當前37頁，總共46頁。8.5通道方式通道的基本概念

通道：是計算機系統(tǒng)中代替CPU管理控制外設的獨立部件，是一種能執(zhí)行有限I／O指令集合（即通道命令）的I／O處理機。CPU將傳輸控制功能交由通道處理，自己專注于數(shù)據(jù)處理CPU與通道分時使用內(nèi)存，實現(xiàn)并行當前38頁，總共46頁。8.5通道方式在通道控制方式中，一個主機可以連接多個通道。每個通道又可連接多臺I／O設備，這些設備可具有不同速度，可以是不同種類。這種輸入輸出系統(tǒng)增強了主機與通道操作的并行能力以及各通道之間、同一通道的各設備之間的并行操作能力。同時也為用戶提供了增減外圍設備的靈活性。當前39頁，總共46頁。8.5通道方式通道結(jié)構(gòu)圖：系統(tǒng)總線I/O總線當前40頁，總共46頁。8.5通道方式存儲管理部件：決定下一個存儲周期有哪個部件使用系統(tǒng)總線訪問存儲器通道權(quán)限優(yōu)先于CPU選擇型通道優(yōu)先級高于多路型通道選擇性通道連接高速設備多路型通道連接低速設備當前41頁，總共46頁。8.5通道方式通道方式下，多使用4級連接方式：主機—通道—I／O接口（設備控制器）—外圍設備。在CPU啟動通道后，通道自動地去內(nèi)存取出通道指令并執(zhí)行指令。直到數(shù)據(jù)交換過程結(jié)束向CPU發(fā)出中斷請求，進行通道結(jié)束處理工作。當前42頁，總共46頁。通道的功能基本功能是：執(zhí)行通道指令，組織外圍設備和內(nèi)存進行數(shù)據(jù)傳輸，按I/O指令要求啟動外圍設備，向CPU