計(jì)算機(jī)控制系統(tǒng)模擬量輸出通道

本章主要內(nèi)容

引言

2.1D/A轉(zhuǎn)換器2.2接口電路2.3輸出方式2.4D/A轉(zhuǎn)換模板本章小結(jié)思考題第一頁(yè)，共六十五頁(yè)，2022年，8月28日引言模擬量輸出通道的任務(wù)--把計(jì)算機(jī)處理后的數(shù)字量信號(hào)轉(zhuǎn)換成模擬量電壓或電流信號(hào)，去驅(qū)動(dòng)相應(yīng)的執(zhí)行器，從而達(dá)到控制的目的;模擬量輸出通道(稱為D/A通道或AO通道)構(gòu)成--一般是由接口電路、數(shù)/模轉(zhuǎn)換器(簡(jiǎn)稱D/A或DAC)和電壓/電流變換器等;模擬量輸出通道基本構(gòu)成--多D/A結(jié)構(gòu)（圖2-1(a)）和共享D/A結(jié)構(gòu)（圖中2-1(b)）

第二頁(yè)，共六十五頁(yè)，2022年，8月28日?qǐng)D3-1接口電路通道1通道nD/AD/AV/IV/I(a)多D/A結(jié)構(gòu)PC總線特點(diǎn)：1、一路輸出通道使用一個(gè)D/A轉(zhuǎn)換器2、D/A轉(zhuǎn)換器芯片內(nèi)部一般都帶有數(shù)據(jù)鎖存器3、D/A轉(zhuǎn)換器具有數(shù)字信號(hào)轉(zhuǎn)換模擬信號(hào)、信號(hào)保持作用4、結(jié)構(gòu)簡(jiǎn)單，轉(zhuǎn)換速度快，工作可靠，精度較高、通道獨(dú)立5、缺點(diǎn)是所需D/A轉(zhuǎn)換器芯片較多第三頁(yè)，共六十五頁(yè)，2022年，8月28日接口電路通道1通道nD/AV/IV/I多路開關(guān)采樣保持器采樣保持器（b）共享D/A結(jié)構(gòu)PC總線圖3-1特點(diǎn)：1、多路輸出通道共用一個(gè)D/A轉(zhuǎn)換器2、每一路通道都配有一個(gè)采樣保持放大器3、D/A轉(zhuǎn)換器只起數(shù)字到模擬信號(hào)的轉(zhuǎn)換作用4、采樣保持器實(shí)現(xiàn)模擬信號(hào)保持功能5、節(jié)省D/A轉(zhuǎn)換器，但電路復(fù)雜，精度差，可靠低、占用主機(jī)時(shí)間

第四頁(yè)，共六十五頁(yè)，2022年，8月28日2.1D/A轉(zhuǎn)換器主要內(nèi)容

2.1.1工作原理與性能指標(biāo)理

2.1.28位DAC0832芯片

2.1.312位DAC1210芯片第五頁(yè)，共六十五頁(yè)，2022年，8月28日2.1.1工作原理與性能指標(biāo)

主要知識(shí)點(diǎn)1、D/A轉(zhuǎn)換器工作原理2．D/A轉(zhuǎn)換器的性能指標(biāo)第六頁(yè)，共六十五頁(yè)，2022年，8月28日1、D/A轉(zhuǎn)換器工作原理現(xiàn)以

4

位

D/A

轉(zhuǎn)換器為例說(shuō)明其工作原理，如圖

2-2

所示。鏈接動(dòng)畫第七頁(yè)，共六十五頁(yè)，2022年，8月28日

假設(shè)D3、D2、D1、D0全為1，則BS3、BS2、BS1、BS0全部與“1”端相連。根據(jù)電流定律，有：

由于開關(guān)BS3~BS0的狀態(tài)是受要轉(zhuǎn)換的二進(jìn)制數(shù)D3、D2、D1、D0控制的，并不一定全是“1”。因此，可以得到通式：第八頁(yè)，共六十五頁(yè)，2022年，8月28日考慮到放大器反相端為虛地，故：選取Rfb=R，可以得到：

對(duì)于n位D/A轉(zhuǎn)換器，它的輸出電壓VOUT與輸入二進(jìn)制數(shù)B(Dn-1~D0)的關(guān)系式可寫成：結(jié)論：由上述推導(dǎo)可見，輸出電壓除了與輸入的二進(jìn)制數(shù)有關(guān)，還與運(yùn)算放大器的反饋電阻Rfb以及基準(zhǔn)電壓VREF有關(guān)。第九頁(yè)，共六十五頁(yè)，2022年，8月28日2．D/A轉(zhuǎn)換器的性能指標(biāo)

D/A轉(zhuǎn)換器性能指標(biāo)是衡量芯片質(zhì)量的重要參數(shù)，也是選用D/A芯片型號(hào)的依據(jù)。主要性能指標(biāo)有：

（1）分辨率（2）轉(zhuǎn)換精度（3）偏移量誤差（4）穩(wěn)定時(shí)間第十頁(yè)，共六十五頁(yè)，2022年，8月28日（1）分辨率分辨率--是指D/A轉(zhuǎn)換器能分辨的最小輸出模擬增量，即當(dāng)輸入數(shù)字發(fā)生單位數(shù)碼變化時(shí)所對(duì)應(yīng)輸出模擬量的變化量，它取決于能轉(zhuǎn)換的二進(jìn)制位數(shù)，數(shù)字量位數(shù)越多，分辨率也就越高。其分辨率與二進(jìn)制位數(shù)n呈下列關(guān)系：分辨率=滿刻度值/（2n-1）=VREF/2n第十一頁(yè)，共六十五頁(yè)，2022年，8月28日（2）轉(zhuǎn)換精度

轉(zhuǎn)換精度--是指轉(zhuǎn)換后所得的實(shí)際值和理論值的接近程度。它和分辨率是兩個(gè)不同的概念。例如，滿量程時(shí)的理論輸出值為10V，實(shí)際輸出值是在9.99V~10.01V之間，其轉(zhuǎn)換精度為±10mV。對(duì)于分辨率很高的D/A轉(zhuǎn)換器并不一定具有很高的精度。第十二頁(yè)，共六十五頁(yè)，2022年，8月28日

（3）偏移量誤差偏移量誤差--是指輸入數(shù)字量時(shí)，輸出模擬量對(duì)于零的偏移值。此誤差可通過(guò)D/A轉(zhuǎn)換器的外接VREF和電位器加以調(diào)整。第十三頁(yè)，共六十五頁(yè)，2022年，8月28日（4）穩(wěn)定時(shí)間

穩(wěn)定時(shí)間--是描述D/A轉(zhuǎn)換速度快慢的一個(gè)參數(shù)，指從輸入數(shù)字量變化到輸出模擬量達(dá)到終值誤差1/2LSB時(shí)所需的時(shí)間。顯然，穩(wěn)定時(shí)間越大，轉(zhuǎn)換速度越低。對(duì)于輸出是電流的D/A轉(zhuǎn)換器來(lái)說(shuō)，穩(wěn)定時(shí)間是很快的，約幾微秒，而輸出是電壓的D/A轉(zhuǎn)換器，其穩(wěn)定時(shí)間主要取決于運(yùn)算放大器的響應(yīng)時(shí)間。第十四頁(yè)，共六十五頁(yè)，2022年，8月28日2.1.28位DAC0832芯片

主要知識(shí)點(diǎn)

（1）DAC0832性能

（2）DAC0832工作原理

（3）DAC0832管腳功能

第十五頁(yè)，共六十五頁(yè)，2022年，8月28日（1）DAC0832性能一個(gè)8位D/A轉(zhuǎn)換器電流輸出方式穩(wěn)定時(shí)間為1μs采用20腳雙立直插式封裝同系列芯片還有DAC0830、DAC0831第十六頁(yè)，共六十五頁(yè)，2022年，8月28日（2）DAC0832工作原理鏈接動(dòng)畫第十七頁(yè)，共六十五頁(yè)，2022年，8月28日

DAC0832的原理框圖及引腳如圖2-3所示。DAC0832主要由8位輸入寄存器、8位DAC寄存器、8位D/A轉(zhuǎn)換器以及輸入控制電路四部分組成。8位輸入寄存器用于存放主機(jī)送來(lái)的數(shù)字量，使輸入數(shù)字量得到緩沖和鎖存，由加以控制；8位DAC寄存器用于存放待轉(zhuǎn)換的數(shù)字量，由加以控制；8位D/A轉(zhuǎn)換器輸出與數(shù)字量成正比的模擬電流；由與門、非與門組成的輸入控制電路來(lái)控制2個(gè)寄存器的選通或鎖存狀態(tài)。第十八頁(yè)，共六十五頁(yè)，2022年，8月28日DI0~DI7：數(shù)據(jù)輸入線，其中DI0為最低有效位LSB，DI7為最高有效位MSB。CS：片選信號(hào)，輸入線，低電平有效。WR1：寫信號(hào)1，輸入線，低電平有效。ILE：輸入允許鎖存信號(hào)，輸入線，高電平有效

當(dāng)ILE、和同時(shí)有效時(shí)，8位輸入寄存器端為高電平"1"，此時(shí)寄存器的輸出端Q跟隨輸入端D的電平變化；反之，當(dāng)端為低電平"0"時(shí)，原D端輸入數(shù)據(jù)被鎖存于Q端，在此期間D端電平的變化不影響Q端。

（3）DAC0832管腳功能第十九頁(yè)，共六十五頁(yè)，2022年，8月28日XFER(TransferControlSignal):傳送控制信號(hào)，輸入線，低電平有效。IOUT1：DAC電流輸出端1，一般作為運(yùn)算放大器差動(dòng)輸入信號(hào)之一。IOUT2：DAC電流輸出端2，一般作為運(yùn)算放大器另一個(gè)差動(dòng)輸入信號(hào)。Rfb：固化在芯片內(nèi)的反饋電阻連接端，用于連接運(yùn)算放大器的輸出端。VREF：基準(zhǔn)電壓源端，輸入線，10VDC~10VDC。VCC：工作電壓源端，輸入線，5VDC~15VDC。第二十頁(yè)，共六十五頁(yè)，2022年，8月28日當(dāng)WR2和XFER同時(shí)有效時(shí)，8位DAC寄存器端為高電平“1”，此時(shí)DAC寄存器的輸出端Q跟隨輸入端D也就是輸入寄存器Q端的電平變化；反之，當(dāng)端為低電平“0”時(shí)，第一級(jí)8位輸入寄存器Q端的狀態(tài)則鎖存到第二級(jí)8位DAC寄存器中，以便第三級(jí)8位DAC轉(zhuǎn)換器進(jìn)行D/A轉(zhuǎn)換。一般情況下為了簡(jiǎn)化接口電路，可以把和直接接地，使第二級(jí)8位DAC寄存器的輸入端到輸出端直通，只有第一級(jí)8位輸入寄存器置成可選通、可鎖存的單緩沖輸入方式。特殊情況下可采用雙緩沖輸入方式，即把兩個(gè)寄存器都分別接成受控方式。第二十一頁(yè)，共六十五頁(yè)，2022年，8月28日2.1.312位DAC1210芯片主要知識(shí)點(diǎn)

（1）DAC1210性能（2）DAC1210工作原理第二十二頁(yè)，共六十五頁(yè)，2022年，8月28日（1）DAC1210性能

DAC1210--是一個(gè)12位D/A轉(zhuǎn)換器，電流輸出方式，其結(jié)構(gòu)原理與控制信號(hào)功能基本類似于DAC0832。由于它比DAC0832多了4條數(shù)據(jù)輸入線，故有24條引腳，DAC1210內(nèi)部原理框圖如圖2-4所示，其同系列芯片DAC1208、DAC1209可以相互代換。第二十三頁(yè)，共六十五頁(yè)，2022年，8月28日（2）DAC1210工作原理DAC1210內(nèi)部有三個(gè)寄存器：

一個(gè)8位輸入寄存器，用于存放12位數(shù)字量中的高8位DI11~DI4；一個(gè)4位輸入寄存器，用于存放12位數(shù)字量中的低4位DI3~DI0；一個(gè)12位DAC寄存器，存放上述兩個(gè)輸入寄存器送來(lái)的12位數(shù)字量；12位D/A轉(zhuǎn)換器用于完成12位數(shù)字量的轉(zhuǎn)換。由與門、非與門組成的輸入控制電路來(lái)控制3個(gè)寄存器的選通或鎖存狀態(tài)。其中引腳（片選信號(hào)、低電平有效）、（寫信號(hào)、低電平有效）和BYTE1/（字節(jié)控制信號(hào)）的組合，用來(lái)控制8位輸入寄存器和4位輸入寄存器。第二十四頁(yè)，共六十五頁(yè)，2022年，8月28日?qǐng)D2-4DAC1210原理框圖及引腳

鏈接動(dòng)畫第二十五頁(yè)，共六十五頁(yè)，2022年，8月28日

當(dāng)CS、WR1為低電平“0”，BYTE1/為高電平“1”時(shí)，與門的輸出LE1、LE2為“1”，選通8位和4位兩個(gè)輸入寄存器，將要轉(zhuǎn)換的12位數(shù)據(jù)全部送入寄存器；當(dāng)BYTE1/為低電平“0”時(shí)，LE1為“0”，8位輸入寄存器鎖存剛傳送的8位數(shù)據(jù)，而LE2仍為“1”，4位輸入寄存器仍為選通，新的低4位數(shù)據(jù)將刷新剛傳送的4位數(shù)據(jù)。因此，在與計(jì)算機(jī)接口電路中，計(jì)算機(jī)必須先送高8位后送低4位。XFER(傳送控制信號(hào)、低電平有效)和WR2(寫信號(hào)、低電平有效)用來(lái)控制12位DAC寄存器，當(dāng)XFER和WR2同為低電平“0”時(shí)，與門輸出LE3為“1”，12位數(shù)據(jù)全部送入DAC寄存器，當(dāng)XFER和WR2有一個(gè)為高電平“1”時(shí)，與門輸出LE3即為“0”，則12位DAC寄存器鎖存住數(shù)據(jù)使12位D/A轉(zhuǎn)換器開始數(shù)摸轉(zhuǎn)換。第二十六頁(yè)，共六十五頁(yè)，2022年，8月28日2.2接口電路

2.2.1DAC0832接口電路

2.2.2DAC1210接口電路第二十七頁(yè)，共六十五頁(yè)，2022年，8月28日2.2.1DAC0832接口電路鏈接動(dòng)畫第二十八頁(yè)，共六十五頁(yè)，2022年，8月28日由于DAC0832內(nèi)部有輸入寄存器，所以它的數(shù)據(jù)總線可直接與主機(jī)的數(shù)據(jù)總線相連，圖2-5為DAC0832與PC總線的單緩沖接口電路，它是由DAC0832轉(zhuǎn)換芯片、運(yùn)算放大器以及74LS138譯碼器和門電路構(gòu)成的的地址譯碼電路組成。圖中，0832內(nèi)的DAC寄存器控制端的和直接接地，使DAC寄存器的輸入到輸出始終直通；而輸入寄存器的控制端分別受地址譯碼信號(hào)與輸入輸出指令控制，即PC的地址線A9~A0經(jīng)138譯碼器和門電路產(chǎn)生接口地址信號(hào)作為DAC0832的片選信號(hào)，輸入輸出寫信號(hào)作為DAC0832的寫信號(hào)。

第二十九頁(yè)，共六十五頁(yè)，2022年，8月28日D/A轉(zhuǎn)換接口程序：MOVDX，220H//口地址如220H送入DX

MOVAL，[DATA]//被轉(zhuǎn)換的數(shù)據(jù)如DATA送入累加器AL

OUTDX，AL

//送入D/A轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換

第三十頁(yè)，共六十五頁(yè)，2022年，8月28日2.2.2DAC1210接口電路

圖2-6DAC1210接口電路

鏈接動(dòng)畫第三十一頁(yè)，共六十五頁(yè)，2022年，8月28日?qǐng)D2-6是12位D/A轉(zhuǎn)換器DAC1210與PC總線的一種接口電路，它是由DAC1210轉(zhuǎn)換芯片、運(yùn)算放大器以及地址譯碼電路組成。與8位DAC0832接口電路不同的是，除了數(shù)據(jù)總線D7~D0與DAC1210高8位DI11~DI4直接相連，D3~D0還要與DAC1210低4位DI3~DI0復(fù)用，因而控制電路也略為復(fù)雜。圖中，CS、WR1和BYTE1/組合，用來(lái)依次控制8位輸入寄存器（LE1）和4位輸入寄存器（LE2）的選通與鎖存，XFER和WR2用來(lái)控制DAC寄存器（LE3）的選通與鎖存，LOW與WR1、WR2連接，用來(lái)在執(zhí)行輸出指令時(shí)獲得低電平有效，譯碼器的兩條輸出線Y0、Y2分別連到CS和XFER，一條地址線A0連到BYTE1/BYTE2，從而形成三個(gè)口地址：低4位輸入寄存器為380H，高8位輸入寄存器為381H，12位DAC寄存器為384H。第三十二頁(yè)，共六十五頁(yè)，2022年，8月28日

在軟件設(shè)計(jì)中，為了實(shí)現(xiàn)8位數(shù)據(jù)線D0~D7傳送12位被轉(zhuǎn)換數(shù)，主機(jī)須分兩次傳送被轉(zhuǎn)換數(shù)。首先將被轉(zhuǎn)換數(shù)的高8位傳給8位輸入寄存器DI11～DI4，再將低4位傳給4位輸入寄存器DI3～DI0，然后再打開DAC寄存器，把12位數(shù)據(jù)送到12位D/A轉(zhuǎn)換器去轉(zhuǎn)換。當(dāng)輸出指令執(zhí)行完后，DAC寄存器又自動(dòng)處于鎖存狀態(tài)以保持?jǐn)?shù)模轉(zhuǎn)換的輸出不變。設(shè)12位被轉(zhuǎn)換數(shù)的高8位存放在DATA單元中,低4位存放在DATA+1單元中。第三十三頁(yè)，共六十五頁(yè)，2022年，8月28日轉(zhuǎn)換程序

DAC：MOVDX，0381HMOVAL，[DATA]OUTDX，AL；送高8位數(shù)據(jù)DECDXMOVAL，[DATA+1]OUTDX，AL；送低4位數(shù)據(jù)MOVDX，0384HOUTDX，AL；完成12位數(shù)據(jù)轉(zhuǎn)換第三十四頁(yè)，共六十五頁(yè)，2022年，8月28日

2.3輸出方式

2.3.1電壓輸出方式

2.3.2電流輸出方式

2.3.3自動(dòng)/手動(dòng)輸出方式引言第三十五頁(yè)，共六十五頁(yè)，2022年，8月28日引言多數(shù)D/A轉(zhuǎn)換芯片輸出的是弱電流信號(hào)，要驅(qū)動(dòng)后面的自動(dòng)化裝置，需在電流輸出端外接運(yùn)算放大器。根據(jù)不同控制系統(tǒng)自動(dòng)化裝置需求的不同，輸出方式可以分為電壓輸出、電流輸出以及自動(dòng)/手動(dòng)切換輸出等多種方式。第三十六頁(yè)，共六十五頁(yè)，2022年，8月28日2.3.1電壓輸出方式

由于系統(tǒng)要求不同，電壓輸出方式又可分為單極性輸出和雙極性輸出兩種形式。下面以8位的DAC0832芯片為例作一說(shuō)明。

第三十七頁(yè)，共六十五頁(yè)，2022年，8月28日1．DAC單極性輸出

式中：VREF/256是常數(shù)顯然，VOUT和B成正比關(guān)系，輸入數(shù)字量B為00H時(shí)，VOUT也為0；輸入數(shù)字量B為FFH即255時(shí)，VOUT為與VREF極性相反的最大值。

DAC單極性輸出方式如圖

2-7

所示，由式(3-1)可得輸出電壓VOUT的單極性輸出表達(dá)式為：第三十八頁(yè)，共六十五頁(yè)，2022年，8月28日2．DAC雙極性輸出方式DAC雙極性輸出方式如圖2-8所示。第三十九頁(yè)，共六十五頁(yè)，2022年，8月28日A1和A2為運(yùn)算放大器，A點(diǎn)為虛地，故可得：

解上述方程可得雙極性輸出表達(dá)式：

(2-3)

圖中運(yùn)放A2的作用是將運(yùn)放A1的單向輸出變?yōu)殡p向輸出。當(dāng)輸入數(shù)字量小于80H即128時(shí)，輸出模擬電壓為負(fù)；當(dāng)輸入數(shù)字量大于80H即128時(shí)，輸出模擬電壓為正。其它n位D/A轉(zhuǎn)換器的輸出電路與DAC0832相同，計(jì)算表達(dá)式中只要把28-1改為2n-1即可?；虻谒氖?yè)，共六十五頁(yè)，2022年，8月28日2.3.2電流輸出方式

因?yàn)殡娏餍盘?hào)易于遠(yuǎn)距離傳送，且不易受干擾，特別是在過(guò)程控制系統(tǒng)中，自動(dòng)化儀表只接收電流信號(hào)，所以在微機(jī)控制輸出通道中常以電流信號(hào)來(lái)傳送信息，這就需要將電壓信號(hào)再轉(zhuǎn)換成電流信號(hào)，完成電流輸出方式的電路稱為V/I變換電路。電流輸出方式一般有兩種形式：

1．普通運(yùn)放V/I變換電路2．集成轉(zhuǎn)換器V/I變換電路

第四十一頁(yè)，共六十五頁(yè)，2022年，8月28日

1．普通運(yùn)放V/I變換電路

（1）0~10mA的輸出

+-Vin0~10VAT1T2I0Vf+VsR1R2R3R4R5R6RfRL圖2-90~10V/0~10mA的變換電路

圖2-9為0~10V/0~10mA的變換電路，由運(yùn)放A和三極管T1、T2組成，R1和R2是輸入電阻，Rf是反饋電阻，RL是負(fù)載的等效電阻。輸入電壓Vin經(jīng)輸入電阻進(jìn)入運(yùn)算放大器A，放大后進(jìn)入三極管T1、T2。由于T2射極接有反饋電阻Rf，得到反饋電壓Vf加至輸入端，形成運(yùn)放A的差動(dòng)輸入信號(hào)。該變換電路由于具有較強(qiáng)的電流反饋，所以有較好的恒流性能。

第四十二頁(yè)，共六十五頁(yè)，2022年，8月28日輸入電壓Vin和輸出電流Io之間關(guān)系如下：若R3、R4＞＞Rf、RL，可以認(rèn)為Io全部流經(jīng)Rf，由此可得:V－＝Vin·R4/（R1＋R4）＋I(xiàn)o·RL·R1/（R1＋R4）V＋＝Io（Rf＋RL）·R2/（R2＋R3）對(duì)于運(yùn)放，有V－≈V＋，則Vin·R4/（R1＋R4）＋I(xiàn)o·RL·R1/（R1＋R4）=Io（Rf＋RL）·R2/（R2＋R3）若取R1=R2，R3=R4，則由上式整理可得Io=Vin·R3/（R1·Rf）（3-6）可以看出，輸出電流Io和輸人電壓Vin呈線性對(duì)應(yīng)的單值函數(shù)關(guān)系。R3/（R1·Rf）為一常教，與其他參數(shù)無(wú)關(guān)。若取Vin＝0～10V，R1=R2=100kΩ，R3=R4=20kΩ，Rf＝200Ω，則輸出電流Io=0~10mA。第四十三頁(yè)，共六十五頁(yè)，2022年，8月28日（2）4~20mA的輸出

圖2-10為1~5V/4~20mA的變換電路，兩個(gè)運(yùn)放A1、A2均接成射極輸出形式。+-A1+-A2T2T1T3Vin1~5VR1R2RfRLR3CIfI2I0I1V1V2+Vs圖2-101～5V/4～20mA的變換電路V3第四十四頁(yè)，共六十五頁(yè)，2022年，8月28日在穩(wěn)定工作時(shí)Vin＝V1;

所以I1=V1/R1=Vin/R1又因?yàn)镮1≈I2

所以Vin/R1=I2=（VS-V2）/R2即V2=VS-Vin·R2/R1在穩(wěn)定狀態(tài)下，V2＝V3，If≈Io，

故Io≈If=（VS-V3）/Rf=（VS-V2）/Rf將上式代入得

Io=（VS-VS+Vin·R2/R1）/Rf=Vin·R2/（R1·Rf）（3-7）

其中R1、R2、Rf均為精密電阻，所以輸出電流Io線性比例于輸入電壓Vin，且與負(fù)載無(wú)關(guān)，接近于恒流。

若R1=5kΩ，R2=2kΩ，R3=100Ω，當(dāng)Vin=1～5V時(shí)輸出電流Io=4～20mA。第四十五頁(yè)，共六十五頁(yè)，2022年，8月28日2．集成轉(zhuǎn)換器V/I變換電路

圖2-11是集成V/I轉(zhuǎn)換器ZF2B20的引腳圖，采用單正電源供電，電源電壓范圍為10～32V，ZF2B20的輸入電阻為10KΩ，動(dòng)態(tài)響應(yīng)時(shí)間小于25μS，非線性小于土0.025％。第四十六頁(yè)，共六十五頁(yè)，2022年，8月28日

通過(guò)ZF2B20可以產(chǎn)生一個(gè)與輸入電壓成比例的輸出電流，其輸入電壓范圍是0～10V，輸出電流是4～20mA。它的特點(diǎn)是低漂移，在工作溫度為-25～85℃范圍內(nèi)，最大溫漂為0.005％/℃。利用ZF2B20實(shí)現(xiàn)V/I轉(zhuǎn)換的電路非常簡(jiǎn)單，圖2-12（a）所示電路是一種帶初值校準(zhǔn)的0～10V到4～20mA的轉(zhuǎn)換電路；圖2-12（b）則是一種帶滿度校準(zhǔn)的0～10V到0～10mA的轉(zhuǎn)換電路。第四十七頁(yè)，共六十五頁(yè)，2022年，8月28日2.3.3自動(dòng)/手動(dòng)輸出方式如圖2-13所示，是在普通運(yùn)放V/I變換電路的基礎(chǔ)上，增加了自、手動(dòng)切換開關(guān)K1、K2、K3和手動(dòng)增減電路與輸出跟蹤電路。圖2-13帶自動(dòng)/手動(dòng)切換的V/I變換電路

第四十八頁(yè)，共六十五頁(yè)，2022年，8月28日1．自動(dòng)/手動(dòng)狀態(tài)下的V/I變換（1）當(dāng)開關(guān)處于自動(dòng)（A）狀態(tài)時(shí)，運(yùn)放A2與A1接通，形成一個(gè)電壓比較型跟隨器。當(dāng)Vf≠Vi時(shí)，電路能自動(dòng)地使輸出電流增大或減小，最終使Vf=Vi，于是有IL=Vi/（R9+W）（2-6）從上式可以看出，只要電阻R9、W穩(wěn)定性好，A1、A2具有較好的增益，該電路就有較高的線性精度。當(dāng)R9+W＝500Ω或250Ω時(shí)，輸出電流IL就以0～10mA或4～20mA的直流電流信號(hào)線性地對(duì)應(yīng)Vi的0～5V或1～5V的直流電壓信號(hào)。

（2）當(dāng)開關(guān)處于手動(dòng)（H）狀態(tài)時(shí)，此時(shí)運(yùn)放A2與A1斷開，成為一個(gè)保持型反相積分器。當(dāng)按下“增”按鈕時(shí)，V2以一定的速率上升，從而使IL也以同樣的速率上升；當(dāng)按下“減”按鈕時(shí)，V2以一定的速率下降，IL也以同樣的速率下降。負(fù)載RL（一般為電動(dòng)調(diào)節(jié)閥）上的電流IL的升降速率取決于R6、R7、C和電源電壓±E的大小，而手動(dòng)操作按鈕的時(shí)間長(zhǎng)短決定輸出電流IL的大小。

第四十九頁(yè)，共六十五頁(yè)，2022年，8月28日2．自動(dòng)/手動(dòng)雙向無(wú)擾動(dòng)切換（1）自動(dòng)到手動(dòng)的切換：當(dāng)開關(guān)K1、K2、K3都從自動(dòng)（A）切換為手動(dòng)（H）時(shí)，“增”、“減”兩按鈕處于斷開狀態(tài)，運(yùn)放A2為一高輸入阻抗保持器，則A2的輸出V2幾乎保持不變，從而維持輸出電流IL恒定。（2）手動(dòng)到自動(dòng)的切換：在每個(gè)控制周期，計(jì)算機(jī)首先由數(shù)字量輸入通道（DI）讀入開關(guān)K2的狀態(tài)，以判斷輸出電路是處于手動(dòng)狀態(tài)或是自動(dòng)狀態(tài)。若是自動(dòng)狀態(tài)，則程序執(zhí)行本回路預(yù)先規(guī)定的控制運(yùn)算，輸出Vi并通過(guò)V/I變換輸出電流IL；若為手動(dòng)狀態(tài)，則首先由A/D通道讀入Vf并轉(zhuǎn)換為數(shù)字信號(hào)，然后原封不動(dòng)地將此數(shù)字信號(hào)送出，由D/A轉(zhuǎn)換為電壓信號(hào)送至輸出電路的輸入端Vi，這樣就使Vi始終與Vf相等。

第五十頁(yè)，共六十五頁(yè)，2022年，8月28日2.4D/A轉(zhuǎn)換模板

2.4.1D/A轉(zhuǎn)換模板的通用性

2.4.2D/A轉(zhuǎn)換模板的設(shè)計(jì)舉例第五十一頁(yè)，共六十五頁(yè)，2022年，8月28日2.4.1D/A轉(zhuǎn)換模板的通用性

為了便于系統(tǒng)設(shè)計(jì)者的使用，D/A轉(zhuǎn)換模板應(yīng)具有通用性，它主要體現(xiàn)在三個(gè)方面：

1．符合總線標(biāo)準(zhǔn)2．接口地址可選3．輸出方式可選

第五十二頁(yè)，共六十五頁(yè)，2022年，8月28日1．符合總線標(biāo)準(zhǔn)

這里的總線是指計(jì)算機(jī)內(nèi)部的總線結(jié)構(gòu),D/A轉(zhuǎn)換模板及其它所有電路模板都應(yīng)符合統(tǒng)一的總線標(biāo)準(zhǔn)，以便設(shè)計(jì)者在組合計(jì)算機(jī)控制系統(tǒng)硬件時(shí),只需往總線插槽上插上選用的功能模板而無(wú)需連線，十分方便靈活。例如，STD總線標(biāo)準(zhǔn)規(guī)定模板尺寸為165×114mm，模板總線引腳共有56根，并詳細(xì)規(guī)定了每只引腳的功能（詳見第11.2.1）。第五十三頁(yè)，共六十五頁(yè)，2022年，8月28日2．接口地址可選

一套控制系統(tǒng)往往需配置多塊功能模板，或者同一種功能模板可能被組合在不同的系統(tǒng)中。因此，每塊模板應(yīng)具有接口地址的可選性。一般接口地址可由基址(或稱板址)和片址(或稱口址)組成，圖2-14給出一種接口地址可選的譯碼電路。第五十四頁(yè)，共六十五頁(yè)，2022年，8月28日?qǐng)D2-14接口地址可選的譯碼電路

鏈接動(dòng)畫第五十五頁(yè)，共六十五頁(yè)，2022年，8月28日3．輸出方式可選

為了適應(yīng)不同控制系統(tǒng)對(duì)執(zhí)行器的不同需求，D/A轉(zhuǎn)換模板往往把各種電壓輸出和電流輸出方式組合在一起，然后通過(guò)短接柱來(lái)選定某一種輸出方式。

一個(gè)實(shí)際的D/A轉(zhuǎn)換模板，供用戶選擇的輸出范圍常常是：0~5V、0~10V、±5V、0~10mA、4~20mA等。第五十六頁(yè)，共六十五頁(yè)，2022年，8月28日2.4.2D/A轉(zhuǎn)換模板的設(shè)計(jì)舉例

1、D/A轉(zhuǎn)換模板的設(shè)計(jì)原則2、D/A轉(zhuǎn)換模板的設(shè)步驟3、8路8位D/A轉(zhuǎn)換模板實(shí)例

第五十七頁(yè)，共六十五頁(yè)，2022年，8月28日1、D/A轉(zhuǎn)換模板的設(shè)計(jì)原則D/A轉(zhuǎn)換模板設(shè)計(jì)主要考慮以下幾點(diǎn)：(1)安全可靠：盡量選用性能好的元器件，并采用光電隔離技術(shù)。(2)性能/價(jià)格比高：既要在性能上達(dá)到預(yù)定的技術(shù)指標(biāo)，又要在技術(shù)路線、芯片元件上降低成本。(3)通用性：D/A轉(zhuǎn)換模板應(yīng)符合總線標(biāo)準(zhǔn)，其接口地址及輸出方式應(yīng)具備可選性。第五十八頁(yè)，共六十五頁(yè)，2022年，8月28日

2、D/A轉(zhuǎn)換模板的設(shè)步驟D/A轉(zhuǎn)換模板的設(shè)計(jì)步驟是：確定性能指標(biāo)設(shè)計(jì)電路原理圖設(shè)計(jì)和制造印制線路板最后焊接和調(diào)試電路板第五十九頁(yè)，共六十五頁(yè)，2022年，8月28日3、8路8位D/A轉(zhuǎn)換模板實(shí)例第六十頁(yè)，共六十五頁(yè)，2022年，8月28日?qǐng)D2-15給出了8路8位D/A轉(zhuǎn)換模板的結(jié)構(gòu)組成框圖，它是按照總線接口邏輯、I/O功能邏輯和I/O電氣接口等三部分布局電子元器件的。圖中，總線接口