5級流水無cache CPU試驗(yàn)計(jì)算機(jī)組成原理 課程設(shè)計(jì)報(bào)告

本文格式為Word版，下載可任意編輯——5級流水無cacheCPU試驗(yàn)計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告5級流水無cacheCPU試驗(yàn)

1.1試驗(yàn)內(nèi)容：無cache流水CPU的分析與改造

1.理解無cache流水CPU的工作原理，明確系統(tǒng)總體結(jié)構(gòu)和數(shù)據(jù)通路圖，分析解決各種相關(guān)用到的主

要信號，以及詳細(xì)分析各流水段的功能和實(shí)現(xiàn)。

2.將16位的指令系統(tǒng)改為8位，設(shè)計(jì)新的指令系統(tǒng)，并修改相應(yīng)的數(shù)據(jù)通路。3.修改規(guī)則文件(cpu.txt)，并編寫測試程序驗(yàn)證系統(tǒng)改造的正確性。

1.2總體基本信息

1.深刻理解無cache流水cpu的工作原理。在詳細(xì)分析了各流水段的功能實(shí)現(xiàn)、3種相關(guān)的產(chǎn)生原因

和解決方法的基礎(chǔ)上，完成了以下后續(xù)工作。2.修改指令系統(tǒng)。具體包括：

a)16位指令改為8位，重新編寫了指令OP碼。

b)新增了MOVI指令。由于原指令系統(tǒng)沒有將馬上數(shù)存進(jìn)指定寄放器的指令，因此此處新增一

條MOVI指令。指令的匯編語句為

MOVIDR,IMM

其中DR為目的寄放器，IMM為馬上數(shù)。由于指令長度為8位，OP和DR共占了6位，因此IMM的大小不大于3（即二進(jìn)制“00〞至“11〞）。c)修改及刪除了部分指令。此處詳見5.1。

3.修改系統(tǒng)控制信號。在保持原有系統(tǒng)規(guī)律功能基本不變的狀況下，修改各個模塊里控制信號位數(shù)

以及模塊接口信號位數(shù)以和新的指令系統(tǒng)兼容。

4.增加內(nèi)存模塊。使用vhdl編寫了一個ram模塊，根據(jù)讀寫信號來選擇讀寫功能。reset時將事先寫

好的二進(jìn)制形式程序?qū)戇M(jìn)內(nèi)存。

5.擴(kuò)展了常量定義文件。在常量定義文件unitpack.vhd中，具體地：

a)新增了ALU功能選擇信號常量aluMOVI。b)新增了寄放器編號常量R0、R1、R2和R3。c)新增了ram類型。

6.使用QuartusII進(jìn)行功能仿真并debug。

7.使用bdf構(gòu)造頂層實(shí)體cpum。由于新增了內(nèi)存模塊，而原系統(tǒng)是使用vhdl編寫的，為了便利對接，

我們使用bdf的形式將無cache流水線cpu和內(nèi)存模塊連接起來構(gòu)造頂層實(shí)體cpum，“m〞的含義是“memory〞，即帶內(nèi)存模塊的無cache流水線cpu。

8.重畫數(shù)據(jù)通路圖。我們使用了MicrosoftVisio軟件在原有的系統(tǒng)總結(jié)結(jié)構(gòu)圖的基礎(chǔ)上修改并新增

了部分模塊，詳見2。

2、系統(tǒng)總體結(jié)構(gòu)及數(shù)據(jù)通路圖

總體結(jié)構(gòu)圖：

2

數(shù)據(jù)通路圖：

整個CPU由以下幾個模塊組成：?取指模塊（IF）：給出內(nèi)存地址，讀取指令并送入指令寄放器，為下一級準(zhǔn)備數(shù)據(jù)。

由于PC控制模塊處于取指模塊中，因此控制相關(guān)的檢測也置于取指模塊。?譯碼模塊（ID）：讀取寄放器值和指令譯碼。我們采取一次譯碼，逐級傳遞的方式，譯出后幾

級流水所需的控制信號和數(shù)據(jù)（如馬上數(shù)等），在每次時鐘上升沿到來時送入下一級。實(shí)際上，結(jié)構(gòu)相關(guān)、控制相關(guān)、數(shù)據(jù)相關(guān)的檢測都可歸入譯碼部分。考慮到“相關(guān)檢測〞涉及到的信號分屬不同階段以及整體結(jié)構(gòu)的明了性，我們將“相關(guān)檢測〞獨(dú)立出來。?執(zhí)行模塊（Ex）：完成算術(shù)規(guī)律運(yùn)算、計(jì)算有效地址和提供數(shù)據(jù)通道。?訪存模塊（Ma）：選擇地址線的數(shù)據(jù)來源和數(shù)據(jù)線的流向。訪存和取指在功能上是獨(dú)立的，但

CPU對外只有一條地址線和數(shù)據(jù)線的事實(shí)決定了訪存和取指是相互聯(lián)系的。當(dāng)執(zhí)行LOAD/STORE指令時，地址線由ALU送入“訪存段〞的值提供；取指時，則由PC提供。當(dāng)寫內(nèi)存時，CPU內(nèi)部數(shù)據(jù)送數(shù)據(jù)線；當(dāng)需要讀內(nèi)存時，CPU往數(shù)據(jù)線送高阻。?回寫模塊（Wb）：選擇回寫數(shù)據(jù)源和根據(jù)寫使能信號wRegEn將數(shù)據(jù)回寫到寄放器堆；?HazardDetectUnit模塊：檢測結(jié)構(gòu)相關(guān)；?ForwardingUnit模塊：檢測數(shù)據(jù)相關(guān)。

?內(nèi)存模塊memory，根據(jù)訪存地址mem_adr和讀寫信號wr來控制。

3

3解決各種相關(guān)用到的主要信號的分析

3.1控制相關(guān)

控制相關(guān)是指由于程序的執(zhí)行方向可能改變而引起的相關(guān)。當(dāng)執(zhí)行跳轉(zhuǎn)指令時，就會發(fā)生這種狀況。除JR外，JRZ等條件跳轉(zhuǎn)需要根據(jù)當(dāng)前狀態(tài)位來決定是否跳轉(zhuǎn)，而當(dāng)前狀態(tài)位是由前面最近的會影響狀態(tài)位的指令（如算術(shù)指令）決定。常規(guī)的也是比較簡單的做法是在碰見JRX之類的跳轉(zhuǎn)指令時，延遲后邊流水線的進(jìn)入。但我們通過分析，認(rèn)為可以一點(diǎn)都不必延遲，通過旁路處理把控制相關(guān)轉(zhuǎn)為數(shù)據(jù)相關(guān)來處理。這樣處理，不必延遲，可以提高流水線的性能。按我們的方式解決控制相關(guān)需要做兩項(xiàng)工作：

1）通過旁路，提供狀態(tài)寄放器的值和臨時狀態(tài)位的值，為判斷是否跳轉(zhuǎn)作準(zhǔn)備；2）選擇PC更新的時機(jī)1．旁路處理

在每條指令譯碼時，會產(chǎn)生一個信號setFlag，它決定了在執(zhí)行階段是否根據(jù)ALU計(jì)算結(jié)果改變狀態(tài)位。從下面的時序圖中可以發(fā)現(xiàn)，只要我們在JRX指令譯碼時提供以下3個信號就可作出是否跳轉(zhuǎn)的決定：信號tFlagFlage_setFlag含義ALU計(jì)算出的臨時狀態(tài)位,狀態(tài)寄放器輸出，狀態(tài)寄放器寫使能表17處理控制相關(guān)信號若e_setFlag要寫狀態(tài)寄放器，則說明前一條指令會影響狀態(tài)位，這時根據(jù)tFlag決定是否跳轉(zhuǎn)；若e_setFlag要保持狀態(tài)寄放器，則說明前一條指令不會影響狀態(tài)位，這時根據(jù)Flag決定是否跳轉(zhuǎn)。

譯碼前一條指令取指JR×后一條指令譯碼PC更新取指譯碼執(zhí)行

4

涉及到控制相關(guān)的關(guān)鍵信號是setFlag信號，產(chǎn)生于譯碼模塊，作用于執(zhí)行模塊，即identity.vhdhe