課程設(shè)計(jì)-TMS320LF2407A最小系統(tǒng)設(shè)計(jì)報(bào)告

一、設(shè)計(jì)要求要求設(shè)計(jì)的最小系統(tǒng)包括硬件電路設(shè)計(jì)和軟件設(shè)計(jì)。硬件電路設(shè)計(jì)主要包括TMS320LF2407A基本電路、電源電路、晶振、擴(kuò)展RAM等，要求用protel軟件完成原理圖和PCB的設(shè)計(jì)；軟件設(shè)計(jì)，主要編寫該設(shè)計(jì)電路的驗(yàn)證程序，在實(shí)驗(yàn)箱上運(yùn)行調(diào)試。二、設(shè)計(jì)原理及框圖對(duì)于DSP2407,加上電源、復(fù)位和晶振，就構(gòu)成了DSP最小系統(tǒng)。為使這一最小系統(tǒng)能工作在開發(fā)狀態(tài)下，應(yīng)配以鎖相環(huán)、JTAG接口、擴(kuò)展片外程序存儲(chǔ)器、FLASH燒寫、指示燈等電路。DSP2407最小系統(tǒng)框圖如下圖所示：三、芯片說明1、TMS320LF2407ATMS320LF2407A有以下特點(diǎn)：①片內(nèi)有高達(dá)32K的FLASH程序存儲(chǔ)器、高達(dá)1.5K的數(shù)據(jù)/程序RAM、544K字雙口RAM和2K字的單口RAM。②兩個(gè)事件管理模塊EVA和EVB，每個(gè)包括：兩個(gè)16位通用定時(shí)器；8個(gè)16位脈寬調(diào)制通道PWM。3個(gè)捕獲單元CAP，1套正交編碼脈沖QED接口。③PLL時(shí)鐘發(fā)生器，看門狗定時(shí)器（WDT），5個(gè)外部中斷（2個(gè)電技驅(qū)動(dòng)保護(hù)，2個(gè)可屏蔽中斷，復(fù)位），3種低功耗電源管理模式。④40個(gè)可單獨(dú)編程的通用輸入/輸出引腳GPIO,部分屬于復(fù)用腳。⑤現(xiàn)場(chǎng)總線CAN，串行通信接口SCI，串行外設(shè)接口SPI。⑥A/D轉(zhuǎn)換，16個(gè)輸入通道，10位，最小轉(zhuǎn)換時(shí)間為0.5us。以下是TMS320LF2407A的引腳圖:

1L2J4TLLT2HTVtCADffTDDLa3OF1^D10TLPW3dlimF3OPR4DUT2P^Td.T2CMPK)FE=W.X?PC0DL2：4KT2aDCSOC.BFIKDUximDL4.SCJTZBK)Fa￡!==￡;KJY王1L2J4TLLT2HTVtCADffTDDLa3OF1^D10TLPW3dlimF3OPR4DUT2P^Td.T2CMPK)FE=W.X?PC0DL2：4KT2aDCSOC.BFIKDUximDL4.SCJTZBK)Fa￡!==￡;KJY王E;KJ-CWUdUA一一區(qū)營(yíng)看多-CKKAmtvAe法x-s二bz-cmMX1M15LK35LK2KK4fKsUMXlx一EKK4co一cs宦s星usFJTK-IS320LF2407PGEnr*；412IT而TmL一OKKAWSN史守UEJiJd史?,￡=QkKirw更*<■MKSLW史手KS三N聲一UCJISN史一it￡>KKA三七2KS二W更CaFiITCAF=QEFl3OPFQAOCAKQEP4KFA4.aL?：VJff?手工丫3X%4J,>pc1^-1=—f"T7|vIvI-I————二=0-!=y--CY7C1021選用的RAM型號(hào)為CY7C1021,它是一種高性能CMOS靜態(tài)RAM,64k*16位大小，其高速轉(zhuǎn)換時(shí)間：8、10、12、15ns。本裝置具有自動(dòng)馬蒂奇省電特性，大大降低了功耗。TTL可共存界面，由3.3V供電，完全靜態(tài)管理：無時(shí)鐘或刷新要求，三種輸出狀態(tài)，高位、低位數(shù)據(jù)控制。18A15 1015A14 1014A13 1013A12 1012All IO11A10 1010AS IC?A3 IOSA7 107105a5RAMA4 104A3 103A2 102Al IO1AO IODCE VCCWE VCC而 NCSHE NCELE GKDNC GKD3S1537203fi2135243215312fi3027翦421再431544141132103g4E5■7fi1117334123-W2E39122234MAX811MAX811是一款四管腳微處理器復(fù)位芯片，用于監(jiān)控微控制器和其他邏輯系統(tǒng)的電源電壓，帶有手動(dòng)復(fù)位輸入低電平復(fù)位芯片，支持手動(dòng)復(fù)位功能，當(dāng)MR引腳持續(xù)存在180ms的低電平，芯片的復(fù)位輸出即會(huì)產(chǎn)生復(fù)位信號(hào)。詆RESETVCCGNDTPS7333QTPS7333Q是TI公司生產(chǎn)的一款電壓轉(zhuǎn)換芯片，能將5V電壓轉(zhuǎn)換成3.3V。有以下特點(diǎn)：集成的精密電源電壓監(jiān)控器可對(duì)穩(wěn)壓器的輸出電壓進(jìn)行監(jiān)控；低電平有效的復(fù)位信號(hào)脈沖寬度為200ms；低靜態(tài)電流與負(fù)載無關(guān)典型值為340A；極低的休眠狀態(tài)電流最大值0.5A；在整個(gè)負(fù)載電源與溫度范圍內(nèi)固定輸出型器件的容限為2%；輸出電流范圍為0mA至500mA。IN OUTIN OUTEN SENSEGNDRESETTPS7333Q5、74HC0874HC08是4-2輸入與門，它的原理圖如下:101213101213引腳圖如下:4工10亙亙4工10亙亙1A 1YIB 2Y2A 3Y2B 4Y3A3B4AVCC4BGND3TT1474HC08四、設(shè)計(jì)過程1、電源電路1.1電源為整個(gè)系統(tǒng)提供能量，是整個(gè)應(yīng)用系統(tǒng)良好工作的基礎(chǔ)，具有極其重要的地位。產(chǎn)生電源的芯片：Maxim公司：MAX604、MAX748；TI公司：TPS71xx、TPS72xx、TPS73xx等系列。這些芯片可分為:線性穩(wěn)壓芯片一一使用方法簡(jiǎn)單，電源紋波電壓較低，對(duì)系統(tǒng)的干擾較小，但功耗高；開關(guān)電源芯片一一電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對(duì)系統(tǒng)產(chǎn)生干擾。這里我們先用3.3V單電源供電，選用TI公司生產(chǎn)的TPS7333Q?！猈3JJQ —電源電陡3.3V—L-cl —L-clj0」口了0.LuJ\MluJ電源插孔J1標(biāo)識(shí)為內(nèi)正外負(fù)，+5V穩(wěn)壓直流電源輸入小出￡為自恢復(fù)保險(xiǎn);7333Q電源轉(zhuǎn)換芯片作為5V轉(zhuǎn)3.3V的高性能穩(wěn)壓芯片。并可提供上電復(fù)位信號(hào)。該信號(hào)/RS_DSP接到DSP的復(fù)位引腳上。7333輸出后的10uF和0.1uF的電容不能省略，否則得不到穩(wěn)定的3.3V電壓。電容濾波電路是濾去所得3.3V的非直流部分。1.2為使TMS320LF2407A最小系統(tǒng)正常工作，在設(shè)計(jì)時(shí)需考慮一下四種類型電源，以滿足DSP芯片工作。CPU核電源：CPU核3.3V引腳VDD,CPU核地引腳VSSI/O口電源:I/O口3.3V引腳VDDO,I/O口地引腳VSSOPLL電源:PLL3.3V引腳PLLVCCA,PLL地引腳VSSFLASH編程電源：FLASH編程5V引腳VCCP應(yīng)當(dāng)把2407A以上所有電源引腳都接到各自供電電源上。2、時(shí)鐘電路時(shí)鐘電路用來為2407A芯片提供時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩器和一個(gè)鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時(shí)鐘電路驅(qū)動(dòng)。2.1時(shí)鐘信號(hào)的產(chǎn)生時(shí)鐘信號(hào)的產(chǎn)生有兩種方法：①使用外部時(shí)鐘源：將外部時(shí)鐘信號(hào)直接加到DSP芯片的XINT1/CLKIN引腳，而XINT2引腳懸空。外部時(shí)鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價(jià)格便宜，因而得到廣泛應(yīng)用。②使用芯片內(nèi)部的振蕩器和外部的一個(gè)無源晶振：在芯片的 XINT1/CLKINX1和XINT2引腳之間接入一個(gè)晶體,用于啟動(dòng)內(nèi)部振蕩器。這里選用第二種方法，電路圖如下：晶振電路_IZ--I C-E.II一~| IIY1CTTHIM□pF.mm2.2PLL鎖相環(huán)鎖相環(huán)PLL具有頻率放大和時(shí)鐘信號(hào)提純的作用，利用PLL的鎖定特性可以對(duì)時(shí)鐘頻率進(jìn)行鎖定,為芯片提供高穩(wěn)定頻率的時(shí)鐘信號(hào)。鎖相環(huán)還可以對(duì)外部時(shí)鐘頻率進(jìn)行倍頻，使外部時(shí)鐘源的頻率低于CPU的機(jī)器周期，以降低因高速開關(guān)時(shí)鐘所引起的高頻噪聲。p.l;uFHrISIJ24K 丁PLLF二鎖相環(huán)電路3、復(fù)位電路復(fù)位分為軟件復(fù)位和硬件復(fù)位。軟件復(fù)位：是通過執(zhí)行指令實(shí)現(xiàn)芯片的復(fù)位。硬件復(fù)位：是通過硬件電路實(shí)現(xiàn)復(fù)位。硬件復(fù)位有以下幾種方法：上電復(fù)位、手動(dòng)復(fù)位、自動(dòng)復(fù)位。采用硬件自動(dòng)復(fù)位，使用MAX811復(fù)位芯片，電路圖如下：4、外部擴(kuò)展存儲(chǔ)器DSP2407A仿真開發(fā)和脫機(jī)工作時(shí)使用不同的程序存儲(chǔ)器。在仿真開發(fā)時(shí)，DSP2407A使用片外擴(kuò)展的SARAM作為程序存儲(chǔ)器；而在脫機(jī)工作時(shí)，DSP2407A使用片內(nèi)的FLASH存儲(chǔ)器作為程序存儲(chǔ)器。2407A片內(nèi)RAM只有2K，如果要調(diào)試較大一些的程序的話就只能外擴(kuò)RAM作為程序存儲(chǔ)器。外擴(kuò)的RAM也可以作為數(shù)據(jù)存儲(chǔ)器。因?yàn)?407A內(nèi)部RAM空間不足，數(shù)據(jù)采集大的場(chǎng)合，所有采樣結(jié)果均保存在外部的CY7C1021中，CY7C1021在調(diào)試過程中作為程序的外部存儲(chǔ)器，正常運(yùn)行時(shí)作為AD采樣結(jié)果的存儲(chǔ)空間。

喜用第M我鑿或現(xiàn)屋鵬益知喜用第M我鑿或現(xiàn)屋鵬益知5、JTAG仿真接口電路JTAG仿真接口是一個(gè)14針接口。其中EMU0和EMU1要上拉到DSP電源上，上拉電阻一般最大不超過10K,最小不低于2K。第5引腳是電源引腳，應(yīng)直接接到電源上。第6引腳是機(jī)械鍵位，該腳無插針，而仿真器上該腳位也無插孔。因此，當(dāng)仿真頭插入方向不正確時(shí)不能插入，防止錯(cuò)誤造成損壞。JT與遹口電路JT與遹口電路6、FLASH燒寫的電源供給VCCP為TMS320LF2407A的flash燒寫電源輸入腳，flash燒寫要用到5V電源，而不是工作電壓3.3V。而DSP正常工作時(shí)，VCCP應(yīng)接成低電平，電路如下：\f12VccpFLASH燒寫7、指示燈ID二指書燈電踣ID二指書燈電踣8、其他引腳的處理READY 接高電平，使其一直固定為有效的訪問外部存儲(chǔ)器狀態(tài)ENA_144通過上拉電阻接3.3V，其意義為使外部接口信號(hào)有效VIS_OE 可視為輸出使能引腳，故懸空TP1、TP2測(cè)試引腳，懸空對(duì)于未用的I/O引腳，如果缺省狀態(tài)為輸出引腳，則可以懸空不接；如果缺省狀態(tài)為輸入引腳，可以將它們上拉或下拉為固定電平。這樣做有兩方面原因：一是懸空不接時(shí)，電平浮動(dòng)，對(duì)于DSP是一種干擾；二是輸入引腳懸空，當(dāng)高、低電平轉(zhuǎn)換時(shí)，會(huì)產(chǎn)生功耗。對(duì)于未用的I/O引腳，若沒有做硬件處理，在軟件初始化時(shí)把這些I/O引腳設(shè)置為輸出引腳。9、測(cè)試電路asm("setcINTM");asm("clrcSXM");asm("clrcOVM");asm("clrcCNF");asm("setcINTM");asm("clrcSXM");asm("clrcOVM");asm("clrcCNF");*WDCR=0x00E8;*SCSR1=0x81FE;*IMR=0x0000;*IFR=0xFFFF;WSGR=0x00;五、軟件設(shè)計(jì)在實(shí)驗(yàn)箱按測(cè)試電路連接好電路，以備測(cè)試仿真使用。測(cè)試程序如下：#include“2407c.h”#defineuintunsignedint#defineucharunsignedchar*系統(tǒng)初始化子程序************************************************************/intinitial(){〃關(guān)總中斷〃抑制符號(hào)位擴(kuò)展〃累加器正常溢出〃B0被配置為數(shù)據(jù)存儲(chǔ)空間〃關(guān)閉看門狗//CLKIN=10M,CLKOUT=CLK*4=40M〃禁止所有中斷〃清全部中斷，寫1清0Z〃禁止所有等待

*MCRA=0;*MCRC=0;*PADATDIR=0xFF00;*PBDATDIR=0xFF00;*PEDATDIR=0xFF00;*MCRA=0;*MCRC=0;*PADATDIR=0xFF00;*PBDATDIR=0xFF00;*PEDATDIR=0xFF00;)//IOPE、IOPF配置為一般I/O功能〃IOPA輸出低電平〃IOPB輸出低電平〃IOPE輸出低電平*延時(shí)pp個(gè)ms************************************************************/voiddelay(uintpp){uintk,i;for(k=0;k<pp;k++){for(i=0;i<3997;i++);//延時(shí)1ms(用匯編語句具體算出，可見DSP學(xué)習(xí)心得)))*其他中斷*************************************************************/voidinterruptnothing(){return;)*主程序************************************************************/voidmain(void){uinti=0;//初始化//LED1~LED3E口用到//初始化//LED1~LED3E口用到2/3/4腳//LED4~LED5A口用到4/5腳//LED6~LED8B口用到1/2/7腳while(1){//全亮*PEDATDIR=0xFF1C;*PADATDIR=0xFF30;*PBDATDIR=0xFF86;delay(1000);//全滅*PEDATDIR=0xFF00;*PADATDIR=0xFF00;*PBDATDIR=0xFF00;delay(1000);//123//4 5//678〃LED1亮〃LED1亮delay(1000);*PEDATDIR=0xFF00; 〃LED1滅*PBDATDIR=0xFF04; 〃LED2亮delay(1000);*PBDATDIR=0xFF00; 〃LED2滅*PEDATDIR=0xFF04; 〃LED3亮delay(1000);*