第三章(1)門電路-CMOS

第三章(1)門電路---CMOS第一頁(yè)，共40頁(yè)。1、邏輯門:實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、邏輯門電路的分類二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門3.1.1數(shù)字集成電路簡(jiǎn)介第二頁(yè)，共40頁(yè)。TTL系列門MOS門平均延遲時(shí)間：75ns平均延遲時(shí)間：3~10ns結(jié)構(gòu)復(fù)雜、集成度低功耗低（0.01mw）功耗高（2~20mw）開關(guān)速度較快結(jié)構(gòu)和制造工藝簡(jiǎn)單容易實(shí)現(xiàn)高密度制作開關(guān)速度稍低在大規(guī)模的集成電路中，主要采用的是CMOS電路。第三頁(yè)，共40頁(yè)。3.1.2邏輯門電路的一般特性1.輸入和輸出的高、低電平

vO

vI

驅(qū)動(dòng)門G1

負(fù)載門G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)輸出高電平+VDD

VOH(min)VOL(max)

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

G2門vI范圍

輸入低電平

vI

第四頁(yè)，共40頁(yè)。驅(qū)動(dòng)門負(fù)載門VNH

—當(dāng)前級(jí)門輸出高電平的最小值時(shí)允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪聲容限：VNH=VOH(min)－VIH(min)2.噪聲容限：在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾能力.

1

驅(qū)動(dòng)門

vo

1

負(fù)載門

vI

噪聲

0103.1.2邏輯門電路的一般特性第五頁(yè)，共40頁(yè)。驅(qū)動(dòng)門負(fù)載門VNL—當(dāng)前級(jí)門輸出低電平的最大值時(shí)允許正向噪聲電壓的最大值負(fù)載門輸入低電平時(shí)的噪聲容限：

VNL=VIL(max)－VOL(max)

1

驅(qū)動(dòng)門

vo

1

負(fù)載門

vI

噪聲

101第六頁(yè)，共40頁(yè)。類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說(shuō)明門電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

3.1.2邏輯門電路的一般特性第七頁(yè)，共40頁(yè)。4.功耗靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流ID與電源電壓VDD的乘積。5.延時(shí)功耗積是速度功耗綜合性的指標(biāo).延時(shí)功耗積，用符號(hào)DP表示 扇入數(shù)：取決于其輸入端的個(gè)數(shù)。6.扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對(duì)于TTL門電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門電路有動(dòng)態(tài)功耗3.1.2邏輯門電路的一般特性第八頁(yè)，共40頁(yè)。10111電流方向?灌電流IILIOLIIL…1n個(gè)=nIIL

驅(qū)動(dòng)門的所帶負(fù)載分為灌電流負(fù)載和拉電流負(fù)載兩種情況:（a)帶灌電流負(fù)載扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。3.1.2邏輯門電路的一般特性負(fù)載門驅(qū)動(dòng)門第九頁(yè)，共40頁(yè)。01110電流方向?拉電流IIHIOH…1n個(gè)=nIIH(b)帶拉電流負(fù)載IIH如NOH=NOL則取兩者的最小值為門的扇出系數(shù)3.1.2邏輯門電路的一般特性負(fù)載門驅(qū)動(dòng)門第十頁(yè)，共40頁(yè)。電路類型電源電壓/V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各類數(shù)字集成電路主要性能參數(shù)的比較3.1.2邏輯門電路的一般特性第十一頁(yè)，共40頁(yè)。1、高、低電平產(chǎn)生的原理當(dāng)S閉合，O=當(dāng)S斷開，

O=0V+5V(低電平)(高電平)理想開關(guān)的兩個(gè)工作狀態(tài)：接通狀態(tài)：要求阻抗越小越好，相當(dāng)于短路。斷開狀態(tài)：要求阻抗越大越好，相當(dāng)于開路。3.1.3

MOS開關(guān)及其等效電路第十二頁(yè)，共40頁(yè)。2.產(chǎn)生的高、低電平半導(dǎo)體器件工作在截止區(qū):輸出高電平工作在飽和區(qū):輸出低電平第十三頁(yè)，共40頁(yè)。場(chǎng)效應(yīng)三極管利用電場(chǎng)效應(yīng)來(lái)控制電流的三極管，稱為場(chǎng)效應(yīng)管，也稱單極型三極管。場(chǎng)效應(yīng)管特點(diǎn):只有一種載流子參與導(dǎo)電；輸入電阻高,可達(dá)109以上;工藝簡(jiǎn)單、易集成、功耗小、體積小、成本低。3.1.3

MOS開關(guān)及其等效電路由金屬、氧化物和半導(dǎo)體制成。稱為金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管，或簡(jiǎn)稱MOS場(chǎng)效應(yīng)管。是一種電壓控制器件；第十四頁(yè)，共40頁(yè)。3.1.3

MOS開關(guān)及其等效電路符號(hào)1、N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管第十五頁(yè)，共40頁(yè)。3.

V-I特性曲線（1）輸出特性①截止區(qū):當(dāng)vGS＜VT時(shí)，iD＝0，為截止工作狀態(tài)。第十六頁(yè)，共40頁(yè)。②可變電阻區(qū)

rdso是一個(gè)受vGS控制的可變電阻,vGS越大rdso越小（1）輸出特性rdso=vDS/iDiDvDS=Crdso第十七頁(yè)，共40頁(yè)。+VDD+10VRD20kBGDSvIvO+VDD+10VRD20kGDSvIvO開啟電壓vTN=2V3）NMOS開關(guān)及其等效電路第十八頁(yè)，共40頁(yè)。+VDD+10VRD20kBGDSvIvO開啟電壓vTN=2ViD+VDD+10VRD20kGDSvIvORONRD3）NMOS開關(guān)及其等效電路第十九頁(yè)，共40頁(yè)。3.1.4

CMOS反相器1、工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止導(dǎo)通10V10V10V0V導(dǎo)通截止0VVTN=2VVTP=-2V邏輯圖邏輯表達(dá)式電路邏輯功能分析:1、列出電路狀態(tài)表；（根據(jù)輸入確定半導(dǎo)體器件開關(guān)狀態(tài)及輸出電平）2、列出真值表；3、確定邏輯功能。vi(A)0vO(L)1邏輯真值表10第二十頁(yè)，共40頁(yè)。iD+VDD+vI-vOTNTPABCDEF0iD/mAvI/VVTHABCDEFVDDVTH0vO/VvI/V電壓傳輸特性電流傳輸特性AB、EF

段：

TN、TP總有一個(gè)為截止?fàn)顟B(tài)，故iD0。CD段：

TN、Tp均導(dǎo)通，流過(guò)兩管的漏極電流達(dá)到最大值

iD=iD（max)。閾值電壓：VTH=0.5VDD（VDD=3~18V）電流傳輸特性3.1.4

CMOS反相器第二十一頁(yè)，共40頁(yè)。3.1.3其他CMOS門電路A

BTN1TP1

TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門1、CMOS與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&00100111Y=(a)電路結(jié)構(gòu)(b)工作原理VTN=2VVTP=-2V0V10V第二十二頁(yè)，共40頁(yè)?；蚍情T2、CMOS或非門+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB≥1001001110V10VVTN=2VVTP=-2V3.1.3其他CMOS門電路0~0V1~10V第二十三頁(yè)，共40頁(yè)。3.CMOS與門AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS3.1.3其他CMOS門電路第二十四頁(yè)，共40頁(yè)。4.CMOS或門Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB≥1ABY≥1+VDDVSSTP1TN1TN2TP2ABY3.1.3其他CMOS門電路第二十五頁(yè)，共40頁(yè)。

VDD

B

A

L=A?

B

X

由或非門和與或非門組成5、異或門電路

3.1.3其他CMOS門電路第二十六頁(yè)，共40頁(yè)。CMOS門電路分析3.1.3其他CMOS門電路第二十七頁(yè)，共40頁(yè)。1.CMOS漏極開路門1.）CMOS漏極開路門的提出輸出短接，會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。3.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路+VDDTN1TN2AB+VDDAB0101L10線與線與能實(shí)現(xiàn)嗎?第二十八頁(yè)，共40頁(yè)。（2）漏極開路門的結(jié)構(gòu)與邏輯符號(hào)+VDDTP1TN1TP2TN2ABL電路邏輯符號(hào)漏極開路門輸出連接(a)工作時(shí)必須外接電源和電阻;(b)與非邏輯不變00111103.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路第二十九頁(yè)，共40頁(yè)。P1P2(c)可以實(shí)現(xiàn)線與功能;3.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路11100第三十頁(yè)，共40頁(yè)。

1、實(shí)現(xiàn)多個(gè)邏輯門輸出端的線與集電極開路門的應(yīng)用L=ABCD

ABCDL1L2L&&RVDDA&BCDL&L1L23.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路第三十一頁(yè)，共40頁(yè)。2.三態(tài)(TSL)輸出門電路10011截止導(dǎo)通111高阻

×0輸出L輸入A使能EN001100截止導(dǎo)通010截止截止×1邏輯功能：高電平有效的同相三態(tài)門01高阻3.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路三態(tài)輸出門電路邏輯符號(hào)第三十二頁(yè)，共40頁(yè)。CS=1=

ABL____

AB

CS

&

L

EN邏輯符號(hào)其他三態(tài)與非門：

AB

CS

&

L

EN邏輯符號(hào)

高阻××00111011101001BAL數(shù)據(jù)輸入端EN

真值表

高阻××10111011101000BAL數(shù)據(jù)輸入端EN

真值表

=

ZLCS=0=

ZLCS=1CS=0=

ABL____低電平有效高電平有效3.1.6CMOS漏極開路（OD）

門和三態(tài)輸出門電路第三十三頁(yè)，共40頁(yè)。(1)構(gòu)成總線轉(zhuǎn)輸結(jié)構(gòu)EN1EN1EN1…G1G2GnD0AD0BD0N數(shù)據(jù)總線011…101…110…任何時(shí)刻，只允許一個(gè)三態(tài)門使能，其余為高阻態(tài)。RAMROMI/OD03.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路第三十四頁(yè)，共40頁(yè)。

A

B

C

L1

L2

分析下圖所示邏輯門電路，根據(jù)輸入波形對(duì)應(yīng)畫出輸出波形C=0L1=AL2=BC=1L1=BL2=A3.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路第三十五頁(yè)，共40頁(yè)。1.CMOS傳輸門電路電路υI/υO(shè)υo/υIC等效電路3.1.7CM