數(shù)字電子技術(shù)與應(yīng)用-宋雪臣課件課題8

課題8半導(dǎo)體存儲(chǔ)器、可編程邏輯器件及其應(yīng)用

知識(shí)目標(biāo)

了解存儲(chǔ)器定義和衡量存儲(chǔ)器性能的主要指標(biāo)；熟悉存儲(chǔ)器電路組成和原理；了解可編程邏輯器件的結(jié)構(gòu)、分類(lèi)及基本原理。

技能目標(biāo)

掌握存儲(chǔ)器容量的擴(kuò)展方法，能根據(jù)實(shí)際需要選擇合適的存儲(chǔ)器；熟練應(yīng)用可編程邏輯器件。課題描述半導(dǎo)體存儲(chǔ)器是當(dāng)今數(shù)字系統(tǒng)中不可缺少的部件，它用于存儲(chǔ)各種程序，數(shù)據(jù)和資料。我們?nèi)粘Ｔ谂c計(jì)算機(jī)打交道過(guò)程中會(huì)接觸到各式各樣的存儲(chǔ)設(shè)備。如早期的軟磁盤(pán)、磁帶、到現(xiàn)在的光盤(pán)、優(yōu)盤(pán)、硬盤(pán)、內(nèi)存條、數(shù)碼相機(jī)所用的SM存儲(chǔ)卡及其手機(jī)TF卡等，五花八門(mén)，如圖8.1所示。不管樣式如何變化，基本作用都一樣。存儲(chǔ)器是計(jì)算機(jī)（包含其他數(shù)字系統(tǒng)）中專(zhuān)門(mén)用來(lái)存儲(chǔ)程序和數(shù)據(jù)的設(shè)備，一般將存儲(chǔ)器硬件設(shè)備和管理存儲(chǔ)器的軟件一起合稱(chēng)為存儲(chǔ)系統(tǒng)。存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)信息的核心部件。存儲(chǔ)器種類(lèi)很多，但其基本的存儲(chǔ)單元由觸發(fā)器或其他記憶元件構(gòu)成。我們稱(chēng)由半導(dǎo)體器件構(gòu)成基本存儲(chǔ)單元的存儲(chǔ)器為半導(dǎo)體存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器具有集成度高、價(jià)格低、體積小、耗電省、可靠性高和外圍接口電路簡(jiǎn)單等優(yōu)點(diǎn)。從存取功能上可分為隨機(jī)存取的存儲(chǔ)器RAM（RANDoM

AccESS

MEMOry）和只讀存儲(chǔ)器ROM（READONLy

MEMOry）兩大類(lèi)。8.1隨機(jī)存取存儲(chǔ)器RAM隨機(jī)存取存儲(chǔ)器RAM又稱(chēng)讀/寫(xiě)存儲(chǔ)器，在計(jì)算機(jī)中是不可缺少的部分。RAM在電路正常工作時(shí)可以隨時(shí)讀出數(shù)據(jù)，也可以隨時(shí)改寫(xiě)數(shù)據(jù)，但停電后數(shù)據(jù)丟失。因此RAM的特點(diǎn)是使用靈活方便，但數(shù)據(jù)易丟失。它適用于需要對(duì)數(shù)據(jù)隨時(shí)更新的場(chǎng)合，如用于存放計(jì)算機(jī)中各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)，中間結(jié)果以及與外存交換信息等。根據(jù)工作原理的不同，RAM又分為靜態(tài)隨機(jī)存儲(chǔ)器SRAM（STATIcRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM（DyNAMIcRAM）兩大類(lèi)。它們的基本電路結(jié)構(gòu)相同，差別僅在存儲(chǔ)電路的構(gòu)成。SRAM的存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息就不會(huì)丟失，其優(yōu)點(diǎn)是不需刷新（即每隔一定時(shí)間重寫(xiě)一次原信息），缺點(diǎn)是集成度低；；DRAM的存儲(chǔ)電路以電容為基礎(chǔ)，電路簡(jiǎn)單，集成度高，但也存在問(wèn)題，電容中電荷由于漏電會(huì)逐漸丟失，因此DRAM需定時(shí)刷新。下面以SRAM為例介紹RAM的基本結(jié)構(gòu)和工作原理。8.1.1RAM的基本結(jié)構(gòu)及工作原理隨機(jī)存取存儲(chǔ)器RAM的結(jié)構(gòu)框圖如圖8.2所示，主要由存儲(chǔ)矩陣、地址譯碼器和讀/寫(xiě)控制電路三部分組成。存儲(chǔ)矩陣是整個(gè)電路的核心，它由許多存儲(chǔ)單元排列而成。地址譯碼器根據(jù)輸入地址碼選擇要訪問(wèn)的存儲(chǔ)單元，通過(guò)讀/寫(xiě)控制電路對(duì)其進(jìn)行讀/寫(xiě)操作。地址譯碼器一般都分成行譯碼器和列譯碼器兩部分。行地址譯碼器將輸入地址代碼的若干位譯成某一條字線的輸出高、低電平信號(hào)，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器將輸入地址代碼的其余幾位譯成某一根輸出線上的高、低電平信號(hào)，從字線選中的一行存儲(chǔ)單元中再選一位（或幾位），使這些被選中的單元與讀/寫(xiě)控制電路、輸入/輸出端接通，以便對(duì)這些單元進(jìn)行讀、寫(xiě)操作。存儲(chǔ)矩陣是整個(gè)電路的核心，它由許多存儲(chǔ)單元排列而成。地址譯碼器根據(jù)輸入地址碼選擇要訪問(wèn)的存儲(chǔ)單元，通過(guò)讀/寫(xiě)控制電路對(duì)其進(jìn)行讀/寫(xiě)操作。地址譯碼器一般都分成行譯碼器和列譯碼器兩部分。行地址譯碼器將輸入地址代碼的若干位譯成某一條字線的輸出高、低電平信號(hào)，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器將輸入地址代碼的其余幾位譯成某一根輸出線上的高、低電平信號(hào)，從字線選中的一行存儲(chǔ)單元中再選一位（或幾位），使這些被選中的單元與讀/寫(xiě)控制電路、輸入/輸出端接通，以便對(duì)這些單元進(jìn)行讀、寫(xiě)操作。讀/寫(xiě)控制電路用于控制電路的工作狀態(tài)。當(dāng)讀/寫(xiě)控制信號(hào)=1時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元里的數(shù)據(jù)送到輸入/輸出端上；當(dāng)讀/寫(xiě)控制信號(hào)=0時(shí)，執(zhí)行寫(xiě)操作，加到輸入/輸出端上的數(shù)據(jù)被寫(xiě)入存儲(chǔ)單元中。8.1.2存儲(chǔ)單元靜態(tài)存儲(chǔ)單元是以靜態(tài)觸發(fā)器為核心，利用觸發(fā)器的自保持功能存儲(chǔ)數(shù)據(jù)。如圖8.3所示是六只N溝道增強(qiáng)型MOS管組成的靜態(tài)存儲(chǔ)單元：其中T1~T4組成基本的觸發(fā)器；T5和T6是配合基本觸發(fā)器的門(mén)控管，起模擬開(kāi)關(guān)的作用，受控于行地址譯碼器的輸出；T7和T8決定是否與輸入/輸出電路相連，受控于列地址譯碼器的輸出。從圖中可以看出，只有當(dāng)相應(yīng)的行、列地址被選中為1時(shí)，T5~T8同時(shí)導(dǎo)通，存儲(chǔ)單元才與輸入/輸出電路連通，此時(shí)的讀/寫(xiě)操作才對(duì)該存儲(chǔ)單元有效。

8.1.3RAM的擴(kuò)展從前面的分析可知，若一片RAM的地址線個(gè)數(shù)為N，數(shù)據(jù)線個(gè)數(shù)為M，則在這片RAM中可以確定的字?jǐn)?shù)（存儲(chǔ)單元的個(gè)數(shù)）為2N，該片的存儲(chǔ)容量為2N×M（位）。單片RAM的的容量是有限的，對(duì)于一個(gè)大容量的存儲(chǔ)系統(tǒng)，則可將若干片RAM組合在一起擴(kuò)展而成。擴(kuò)展的方法分為位擴(kuò)展和字?jǐn)U展兩種。1．位擴(kuò)展位擴(kuò)展是指增加存儲(chǔ)字長(zhǎng)，或者說(shuō)增加數(shù)據(jù)位數(shù)。例如，以2114靜態(tài)RAM為例，1片2114的存儲(chǔ)容量為1K×4位，則2片2114即可組成1K×8位的存儲(chǔ)器，如圖8.4所示。圖中2片2114的地址線A9~A0、、都分別連在一起，其中一片的數(shù)據(jù)線作為高4位D7~D4，另一片的數(shù)據(jù)線作為低4位D3~D0。這樣便構(gòu)成了一個(gè)1K×8位的存儲(chǔ)器。又如，將8片16K×1位的RAM芯片連接，可組成一個(gè)16K×8位的存儲(chǔ)器，如圖8.5所示。

2．字?jǐn)U展字?jǐn)U展是指增加存儲(chǔ)器字的數(shù)量，或者增加RAM內(nèi)存儲(chǔ)單元的個(gè)數(shù)。例如，用2片1K×8位的存儲(chǔ)芯片，可組成一個(gè)2K×8位的存儲(chǔ)器，即存儲(chǔ)器字?jǐn)?shù)增加了一倍，如圖8.6所示，將A10用作片選信號(hào)。由于存儲(chǔ)芯片的片選輸入端要求低電平有效，故當(dāng)A10為低電平0時(shí)，有效，選中左邊的1K×8位芯片；當(dāng)A10為高電平1時(shí)，經(jīng)反相器反相后有效，選中右邊的1K×8位芯片。3．字、位擴(kuò)展

字、位擴(kuò)展是指既增加存儲(chǔ)字的數(shù)量，又增加存儲(chǔ)字長(zhǎng)。圖8.7所示為用8片1K×4位的RAM芯片組成4K×8位的存儲(chǔ)器。由圖8.7可見(jiàn)，每?jī)善瑯?gòu)成1K×8位的存儲(chǔ)器，4組兩片便構(gòu)成4K×8位的存儲(chǔ)器。地址線A11、A10經(jīng)片選譯碼器得4個(gè)片選信號(hào)、、、分別選擇其中1K×8位的存儲(chǔ)芯片。為讀/寫(xiě)控制信號(hào)。

8.1.4RAM與微型計(jì)算機(jī)系統(tǒng)的連接RAM大都作為計(jì)算機(jī)系統(tǒng)的存儲(chǔ)部件使用。從RAM外部看，其引腳可分為三組：地址線、數(shù)據(jù)線和讀/寫(xiě)控制線。而微型計(jì)算機(jī)系統(tǒng)通常也可將其系統(tǒng)總線分為地址總線、數(shù)據(jù)總線和控制總線三組。所以，RAM在與微機(jī)系統(tǒng)相連接時(shí)，將RAM的地址線與微機(jī)系統(tǒng)的地址總線相連，RAM的數(shù)據(jù)線與系統(tǒng)數(shù)據(jù)總線相連，RAM的讀/寫(xiě)控制線與系統(tǒng)控制總線中有關(guān)讀/寫(xiě)的控制線相連，如圖8.8所示。

由于微機(jī)系統(tǒng)的地址線除了要能夠選擇存儲(chǔ)器各存儲(chǔ)單元之外，還要選擇其它器件，所以一般微機(jī)系統(tǒng)的地址總線數(shù)目要多于存儲(chǔ)器的地址線數(shù)目。假設(shè)微機(jī)系統(tǒng)地址總線為16根，即A0~A15，數(shù)據(jù)總線為8根，即D0~D7，并設(shè)RAM存儲(chǔ)容量為2K×8位，則該片RAM有11根地址線A0~A10，8根數(shù)據(jù)線I/O0~I/O7。由于RAM的數(shù)據(jù)總線是雙向、三態(tài)的，故可以直接與系統(tǒng)的數(shù)據(jù)總線相連。系統(tǒng)地址總線的低11位A0~A10可直接與RAM的11根地址線相連，用于選取RAM內(nèi)部各個(gè)存儲(chǔ)單元。系統(tǒng)地址總線中剩余的5根地址線A11~A15另外進(jìn)行譯碼，用于選通不同器件，其中的一個(gè)地址代碼分配給本片RAM，從而形成該片RAM芯片地址。8.2只讀存儲(chǔ)器ROM通常把使用時(shí)只讀出不寫(xiě)入的存儲(chǔ)器稱(chēng)為只讀存儲(chǔ)器(ROM)。ROM中的信息一旦寫(xiě)入就不能進(jìn)行修改，其信息在斷電后仍然保留。一般用于存放微程序、固定子程序、字母符號(hào)陣列等系統(tǒng)及信息。ROM也需要地址譯碼器、數(shù)據(jù)讀出電路等組成部分，但其電路比較簡(jiǎn)單。制作ROM的半導(dǎo)體材料有二極管、MOS管和三極管等。因制造工藝和功能不同，ROM可分為掩膜ROM、可編程ROM(PROM)、可擦寫(xiě)可編程ROM（EPROM）和電可擦可編程ROM(E2PROM)。

8.2.1ROM的結(jié)構(gòu)及工作原理一般的ROM是掩模ROM。這類(lèi)ROM由生產(chǎn)廠家做成，用戶(hù)不能修改。ROM是由存儲(chǔ)陣列、地址譯碼器、讀出電路三部分構(gòu)成，其結(jié)構(gòu)框圖如圖8.9所示。ROM的種類(lèi)很多，按使用的器件類(lèi)型分，有二極管ROM、三極管ROM和MOS管ROM三種，它們的工作原理都有些類(lèi)似?，F(xiàn)以MOS存儲(chǔ)器為例來(lái)說(shuō)明ROM的結(jié)構(gòu)及工作原理，圖8.9所示為MOS管ROM示意圖。圖中的存儲(chǔ)矩陣有兩條字線和兩條位線，字線與位線有4個(gè)交叉點(diǎn)，每個(gè)交叉點(diǎn)都有一只MOS管，根據(jù)特定的編碼設(shè)計(jì)要求，在制作ROM時(shí)控制MOS管是否與字線、位線相連接，接上為0，未接上為1。根據(jù)圖8.10所示的電路連接，其編碼陣列如圖右側(cè)所示。當(dāng)?shù)刂纷g碼器譯出地址為0時(shí)，字線1為低電平，VT11和VT10斷開(kāi)，無(wú)任何輸出；字線0為高電平，VT01和VT00接通，由于VT01和位線1不相通，位線1上保持高電位，讀出數(shù)據(jù)1；VT00接通，位線0上的電流自VDD流向VT00，所以位線0上保持低電位，讀出數(shù)據(jù)0。在數(shù)據(jù)寄存器中保存的完整數(shù)據(jù)為10。在存儲(chǔ)矩陣中存儲(chǔ)單元是存1還是存0，完全取決于用戶(hù)事先編制好的程序或所要存放的數(shù)據(jù)，但是，電路一旦做好之后內(nèi)容就不能更改，即只能讀出不能寫(xiě)入，即使斷電，信息也不會(huì)消失。

8.2.2PROM（PROM.ProGRAMMABLEROM,只能寫(xiě)入一次的只讀存儲(chǔ)器）在實(shí)際使用過(guò)程中，用戶(hù)希望根據(jù)自己的需要填寫(xiě)ROM的內(nèi)容，因此產(chǎn)生了可編程ROM（以下簡(jiǎn)稱(chēng)PROM）。其電路結(jié)構(gòu)與固定只讀存儲(chǔ)器一樣，也是由地址譯碼器、存儲(chǔ)矩陣和輸出部份組成。存儲(chǔ)器件的原理圖和PROM的符號(hào)分別如圖8.11(A)(B)(c)所示。PROM與一般ROM的主要區(qū)別是，PROM在出廠時(shí)其內(nèi)容均為0或L，用戶(hù)在使用時(shí)，按照自己的需要，將程序和數(shù)據(jù)利用工具(用光或電的方法)寫(xiě)入PROM中，一次寫(xiě)入后不可修改。PROM相當(dāng)于由用戶(hù)完成ROM生產(chǎn)中的最后一道工序——向ROM中寫(xiě)入編碼，但在工作狀態(tài)下，仍然只能對(duì)其進(jìn)行讀操作。出廠時(shí)所有的熔絲都是連通的，所存內(nèi)容全為1。在寫(xiě)入用戶(hù)需要的內(nèi)容時(shí)，只需將要改寫(xiě)為0的單元通以足夠大的電流，使熔絲燒斷即可。可見(jiàn)，PROM的內(nèi)容一旦寫(xiě)入就無(wú)法再更改。由于在寫(xiě)入時(shí)與正時(shí)與正常工作時(shí)的電流值不一樣，在實(shí)際應(yīng)用中，寫(xiě)入PROM中的數(shù)據(jù)是通過(guò)專(zhuān)用編程器自動(dòng)完成的，每個(gè)PROM只能寫(xiě)入一次。一個(gè)三態(tài)輸出的1024×4位PROM的電路符號(hào)如圖8.11(c)所示，每個(gè)外引線上側(cè)的數(shù)字是引腳號(hào)

8.2.3EPROM(電可擦除可編程只讀存儲(chǔ)器)為了適應(yīng)程序調(diào)試的要求，針對(duì)一般PROM的不可修改特性，設(shè)計(jì)出可以多次擦寫(xiě)的可編程ROM（EPROM——ErASABLE

ProGRAMMABLEROM）），其特點(diǎn)是可以根據(jù)用戶(hù)的要求用工具擦去ROM中存儲(chǔ)的原有內(nèi)容，重新寫(xiě)入新的編碼。擦除和寫(xiě)入可以多次進(jìn)行。同其他ROM一樣，其中保存的信息不會(huì)因斷電而丟失。早期的EPROM是利用紫外線擦除，即UVEPROM（ULTrA

VIoLErEPROM），其存儲(chǔ)元件常用浮置柵型MOS管組成。出廠時(shí)全部置0或1，由用戶(hù)通過(guò)高壓脈沖寫(xiě)入信息。擦除時(shí)通過(guò)其外部的一個(gè)石英玻璃窗口，利用紫外線的照射，使浮柵上的電荷獲得高能而泄漏，恢復(fù)原有的全０或全1狀態(tài)，允許用戶(hù)重新寫(xiě)入信息。這種EPROM芯片，平時(shí)必須用不透明膠紙遮擋住石英窗口，以防因光線進(jìn)入而造成信息流失?？刹脸删幊蘎OM可以多次擦除多次編程，適合于需要經(jīng)常修改存儲(chǔ)內(nèi)容的場(chǎng)合。根據(jù)擦除方式的不同，可分為紫外線可擦除可編程ROM和電信號(hào)可擦除可編程ROM。一般提到EPROM，是指在紫外線照射下能擦除其存儲(chǔ)內(nèi)容的ROM。上世紀(jì)80年代問(wèn)世的快閃存儲(chǔ)器(FLASHMEMOry

稱(chēng)為“閃存”)是一種電信號(hào)可擦除可編程ROM。EPROM存儲(chǔ)單元采用“疊柵注入MOS管”，其存儲(chǔ)一位信息的結(jié)構(gòu)邏輯符號(hào)和構(gòu)成的存儲(chǔ)單元如圖8.12(a)(B)(c)所示。從圖8.12(a)知，SIMOS管有兩個(gè)重疊的柵極，上面的柵極Gc稱(chēng)為控制柵極，與字線相連，控制讀出和寫(xiě)入，下面的柵極Gf稱(chēng)為浮柵，埋在SIO2絕緣層內(nèi)，處于電懸浮狀態(tài)，不與外部導(dǎo)通，注入電荷后可長(zhǎng)期保存。EPROM芯片封裝出廠時(shí)，所有存儲(chǔ)單元的浮柵均無(wú)電荷，可認(rèn)為全部存儲(chǔ)了“1”數(shù)據(jù)。要寫(xiě)入“0”數(shù)據(jù)，即用戶(hù)編程時(shí)，必須在SIMOS管的漏、柵之間加上約25V的高電壓，這時(shí)發(fā)生雪崩擊穿現(xiàn)象，產(chǎn)生大量的高能電子。若同時(shí)在控制柵極Gc上加25V、50ms的高壓正脈沖，則在Gc正脈沖電壓的吸引下，部分高能電子穿過(guò)SIO2層到達(dá)浮柵，被浮柵俘獲，浮柵注入電荷，注入電荷后的浮柵可看作寫(xiě)入“0”，而原來(lái)沒(méi)有注入電荷的浮柵相當(dāng)于為“1”。當(dāng)高壓去掉以后，由于浮柵被高電壓包圍，電子很難泄漏，所以可以長(zhǎng)期保存。在正常工作時(shí)，柵極Gc加+5V電壓，該SIMOS管不導(dǎo)通，所存儲(chǔ)的內(nèi)容只能讀出，不能寫(xiě)入。但是當(dāng)紫外線照射SIMOS管時(shí)，浮柵上的電子形成光電流而泄放，又恢復(fù)到編程前狀態(tài)，即將其存儲(chǔ)的內(nèi)容擦除。在實(shí)際應(yīng)用中，利用專(zhuān)門(mén)的編程器和擦除器對(duì)芯片進(jìn)行寫(xiě)入和擦除操作，擦除達(dá)到一定次數(shù)后，SIO2絕緣層將永久性擊穿，芯片損壞，所以應(yīng)盡量減少重寫(xiě)次數(shù)。同時(shí)應(yīng)注意用保護(hù)膜遮蓋窗口，防止受到陽(yáng)光或日光燈照射，引起芯片內(nèi)的內(nèi)容丟失。目前，常用的EPROM有2716（2K×8位）、2732（4K×8位）、2764（8K×8位）、27128（16K×8位）、27256（32K×8位）等。圖8.13所示是27256的引腳排列圖8.2.4E2PROM(電擦除可編程存儲(chǔ)器)為了克服EPROM擦除操作復(fù)雜，速度慢，不能按“位”擦除，只能進(jìn)行整體擦除的缺點(diǎn)，一種用低壓電信號(hào)便可控除的E2PROM便問(wèn)世，它有28.系列，28C.系列，如28C256等。E2PROM存儲(chǔ)單元采用浮柵隧道氧化層MOS管(即FLoTox管)，結(jié)構(gòu)和存儲(chǔ)單元分別如圖8.14(a)、(b)所示。FLoTox管與前述SIMOS管的區(qū)別是：FLoTox管的浮柵與漏極之間有一個(gè)極薄(厚度在20NM以下)的氧化層區(qū)域(稱(chēng)作隧道區(qū))。當(dāng)漏極接地，控制柵加上足夠高的電壓，隧道區(qū)的電場(chǎng)強(qiáng)度足夠大時(shí)(大于10MV/cM)，漏極和浮柵間將出現(xiàn)導(dǎo)電隧道，電子可穿過(guò)絕緣層到達(dá)浮柵，向浮柵注入電流，使浮柵帶上負(fù)電荷，這種現(xiàn)象稱(chēng)為“隧道效應(yīng)”。反之，控制柵接地，漏極接上正的高電壓，與上述過(guò)程相反，浮柵放電，電荷將泄漏掉。因此，利用浮柵是否存有負(fù)電荷能區(qū)分浮柵存儲(chǔ)“1”和“0”的數(shù)據(jù)。根據(jù)存儲(chǔ)單元FLoTox管的各電極所加的電壓不同，有讀出、寫(xiě)入和擦除3種不同的工作狀態(tài)。如圖8.14(b)所示，讀出時(shí)，控制柵極加+3V以上的電壓，字線供給+5V電壓，這時(shí)T2管導(dǎo)通，若浮柵上存有負(fù)電荷(FLoTox管的浮柵上充有負(fù)電荷代表存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)為“1”)，則在“位線”上可讀出“1”，否則讀出“0”。寫(xiě)入時(shí)，在要寫(xiě)入“0‘的存儲(chǔ)單元的控制柵加低電平，同時(shí)相應(yīng)的字線和位線上加20V左右，10MS寬的正脈沖，使浮柵上存儲(chǔ)的電荷通過(guò)隧道泄漏掉，即完成了寫(xiě)入“0”的操作。擦除時(shí)，漏極按低電平，控制柵和要擦除的單元的字線上加20V，10MS寬的正脈沖，即可使存儲(chǔ)單元恢復(fù)到寫(xiě)入“0”以前的狀態(tài)，完成擦除操作。E2PROM的優(yōu)點(diǎn)是：編程和擦除都是利用電信號(hào)完成的，所需電流小，可以不需要專(zhuān)門(mén)的編程器和擦寫(xiě)器，可一次全部擦除，也可按位擦除，適用于科研或試驗(yàn)等場(chǎng)合。一般的E2PROM芯片可擦寫(xiě)1×102~1×104次，數(shù)據(jù)可保存5~10年。8.2.5FLASH(快省存儲(chǔ)器)快省存儲(chǔ)器(FLASH)實(shí)質(zhì)上是一種快速擦除的E2PROM，俗稱(chēng)“U盤(pán)”。其電路結(jié)構(gòu)和存儲(chǔ)單元分別如圖8.15(a)(B)所示。與圖8.14(a)的不同點(diǎn)是：.FLASH的浮柵與襯底間氧化層厚度更薄(E2PROM的厚度為30~40NM，.FLASH的厚度為10~15NM)，而且浮柵與源區(qū)重疊部分由源區(qū)橫向擴(kuò)散形成，面積極小，使得浮柵與源區(qū)間的電容比浮柵與控制柵極間的電容小得多，使得快省存儲(chǔ)器在性能上比E2PROM更好。

存儲(chǔ)單元疊柵MOS管根據(jù)各極所加的電壓的不同，快閃存儲(chǔ)器也有讀出、寫(xiě)入和擦除3種不同的工作狀態(tài)。讀出時(shí)，字線接+5V高電平，若浮柵上有負(fù)電荷，則讀出“1”，否則讀出“0”。寫(xiě)入時(shí)，位線接+5V左右的高電平，源極接地，在要寫(xiě)入的存儲(chǔ)單元的控制柵加12V左右、10MS寬的正脈沖，給浮柵充電即可完成“寫(xiě)”操作。擦除時(shí)，控制柵接地，源極VSS加12V左右，100MS寬的正脈沖，浮柵電荷經(jīng)隧道區(qū)釋放。即可擦除存儲(chǔ)單元的內(nèi)容。由于片內(nèi)所有疊柵MOS管的源極連在一起，擦除時(shí)將擦除芯片中各存儲(chǔ)單元的內(nèi)容?？焓〈鎯?chǔ)器的優(yōu)點(diǎn)是：具有非易失性，斷電后仍能長(zhǎng)久保存信息，不需要后備電源，而且集成度高、成本低，寫(xiě)入或擦除速度快等。8.2.6ROM芯片應(yīng)用舉例從ROM電路結(jié)構(gòu)圖中看出，其譯碼器的輸出是輸入變量的最小項(xiàng)，而每一位數(shù)據(jù)的輸出是若干個(gè)最小項(xiàng)之和。因此，任何形式組合邏輯函數(shù)(與或函數(shù)式)均能通過(guò)向ROM寫(xiě)入相應(yīng)的數(shù)據(jù)來(lái)實(shí)現(xiàn)。由于EPROM和E2PROM除編程和擦除方法不同外，在使用時(shí)并無(wú)本質(zhì)區(qū)別。因此，下面僅以PROM為例討論其在組合邏輯電路中的應(yīng)用?！緫?yīng)用實(shí)例8.1】試用PROM實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。解：4位二進(jìn)制碼到Gray碼的碼組轉(zhuǎn)換真值表如表8.1所列。若將4位二進(jìn)制碼轉(zhuǎn)換為Gray碼，則A3~A0為4個(gè)輸入變量，D3~D0為4個(gè)輸出函數(shù)。很顯然PROM的容量至少應(yīng)為16×4位，由真值表可得PROM的陣列圖如圖8.16所示。【應(yīng)用實(shí)例8.2】試用ROM設(shè)計(jì)組合邏輯電路，已知函數(shù)F1~F4

畫(huà)出相應(yīng)的PROM陣列結(jié)構(gòu)圖。解：①確定輸入變量數(shù)(A.B.C.D)，輸出端為(F1.F2.F3.F4)②將函數(shù)化為最小項(xiàng)之和的形式：③確定矩陣的容量：N=8×16+4×16=192(存儲(chǔ)單元)④確定各存儲(chǔ)單元的內(nèi)容：根據(jù)有PROM的“與陣列”固定，“或陣列”可以編程的特點(diǎn)，可知“與陣列”為全譯碼陣列，而“或陣列”和函數(shù)F1~F4有關(guān)，按照函數(shù)F1到F4的順序，其相應(yīng)的內(nèi)在單元分別有4等單元的內(nèi)容為1。⑤畫(huà)出相應(yīng)的PROM陣列圖(如圖8.17所示)

8.2.7衡量存儲(chǔ)器性能的技術(shù)指標(biāo)不管RAM還是ROM都是用來(lái)存儲(chǔ)信息的。那么如何衡量一個(gè)存儲(chǔ)器性能好壞呢？通常評(píng)價(jià)存儲(chǔ)器性能的主要指標(biāo)有以下幾個(gè)：

1．存儲(chǔ)容量衡量存儲(chǔ)容量的常用單位為字節(jié)(B)、千字節(jié)(KB)、兆字節(jié)(MB)和吉字節(jié)(GB)，它們之間的關(guān)系是

1KB=1024B=210B1MB=L024KB=L048576B=220B1GB=1024MB=L048576KB=1073741824B=230B存儲(chǔ)器的最大容量可以由存儲(chǔ)器地址碼的位數(shù)確定，若地址碼位數(shù)為N，即可以產(chǎn)生2N個(gè)不同的地址碼，那么存儲(chǔ)器的最大容量為2NB。一般來(lái)說(shuō)．存儲(chǔ)器容量越大，允許存放的程序和數(shù)據(jù)就越多，就越利于提高計(jì)算機(jī)的處理能力。目前，一般用于辦公的個(gè)人計(jì)算機(jī)的內(nèi)存通常在幾千兆字節(jié)左右，外存中的硬盤(pán)容量通常在幾百吉字節(jié)左右。2．存取時(shí)間信息存入存儲(chǔ)器的操作稱(chēng)為寫(xiě)操作，信息從存儲(chǔ)器取出的操作稱(chēng)為讀操作。存取時(shí)間是描述存儲(chǔ)器讀/寫(xiě)速度的重要參數(shù)，通常用TA來(lái)表示。為了提高內(nèi)存的工作速度使之與CPU的速度匹配，總是希望存取時(shí)間越短越好。讀/寫(xiě)周期是指存儲(chǔ)器完成一次存取操作所需的時(shí)間，即存儲(chǔ)器進(jìn)行兩次連續(xù)獨(dú)立地操作(讀/寫(xiě))所需的時(shí)間(讀寫(xiě)操作時(shí)間)。通常也稱(chēng)為存儲(chǔ)周期，用TM表示；通常TM比TA稍大，原因是存儲(chǔ)器進(jìn)行讀、寫(xiě)操作之后需要短暫的穩(wěn)定時(shí)間，另外有些存儲(chǔ)器電路刷新需要時(shí)間。存取速度是指每秒從存儲(chǔ)器讀、寫(xiě)信息的數(shù)量，用BM表示。設(shè)W為存儲(chǔ)器傳送的數(shù)據(jù)寬度(位或字節(jié))，則有BM=W/TA，單位為B/S或B/S。在存儲(chǔ)器中，一般用存取時(shí)間、讀/寫(xiě)周期和存取速度等指標(biāo)來(lái)衡量存儲(chǔ)器的性能。3．可靠性存儲(chǔ)器的可靠性是指在規(guī)定的時(shí)間內(nèi)存儲(chǔ)器無(wú)故障工作的情況，一般用平均無(wú)故障時(shí)間衡量。平均無(wú)故障時(shí)間（MTBF）越長(zhǎng)，表示存儲(chǔ)器的可靠性越好。4．性能／價(jià)格比性能/價(jià)格比,簡(jiǎn)稱(chēng)性/價(jià)比，是衡量存儲(chǔ)器的綜合性指標(biāo)。通常要根據(jù)對(duì)存儲(chǔ)器提出的不同用途、不同環(huán)境要求進(jìn)行對(duì)比選擇。8.3可編程邏輯器件PLD一個(gè)邏輯系統(tǒng)可以由標(biāo)準(zhǔn)邏輯電路組成，利用各種功能的集成芯片組合出需要的邏輯電路。用這種方法組成的邏輯系統(tǒng)，需要大量的邏輯芯片，設(shè)計(jì)各種繁瑣且設(shè)計(jì)周期長(zhǎng)，難以最優(yōu)化設(shè)計(jì)?？删幊踢壿嬈骷某霈F(xiàn)，使設(shè)計(jì)觀念發(fā)生了改變，設(shè)計(jì)工作變的非常容易，因而得到迅速發(fā)展和應(yīng)用。隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字系統(tǒng)經(jīng)歷了分立元件、小規(guī)模集成SSI（SMALL.ScALE

INTEGrATIoN）、中規(guī)模集成MSI（MEDIUM.ScALE

INTEGrATIoN）、大規(guī)模集成LSI（LArGE.ScALE

INTEGrATIoN）到超大規(guī)模集成VLSI（VEry.LArGE.ScALE

INTEGrATIoN）的過(guò)程。繼中小規(guī)模集成的通用器件之后發(fā)展起來(lái)的新器件——專(zhuān)用集成電路ASIC（APPLIcATIoN

SPEcIfIc

INTEGrATED

CIrcUIT）是采用LSI和VLSI工藝制造的數(shù)字邏輯器件，它是專(zhuān)門(mén)為某一領(lǐng)域或?yàn)閷?zhuān)門(mén)用戶(hù)而設(shè)計(jì)、制造的集成電路。作為ASIC的一個(gè)分支，可編程邏輯器件PLD（ProGRAMMABLE

LoGIc

DEVIcE）70年代出現(xiàn)，80年代后得到了迅速發(fā)展，它是一種用戶(hù)可以配置的器件。設(shè)計(jì)人員可以根據(jù)自己的設(shè)計(jì)需要，利用EDA軟件進(jìn)行設(shè)計(jì)，最后把設(shè)計(jì)結(jié)果下載到PLD芯片上，完成一個(gè)數(shù)字電路或數(shù)字系統(tǒng)集成的設(shè)計(jì)，而不必請(qǐng)芯片制造廠商設(shè)計(jì)、制作專(zhuān)用集成電路芯片。專(zhuān)用的邏輯集成電路可分為：可編程邏輯器件PLD、門(mén)陣列邏輯電路GAL、現(xiàn)場(chǎng)可編程門(mén)陣列邏輯電路FPGA、標(biāo)準(zhǔn)單元邏輯電路SCL等。8.3.1PLD的基本結(jié)構(gòu)圖8.18所示是PLD的基本結(jié)構(gòu)示意圖。其主體是由與門(mén)和或門(mén)構(gòu)成的與陣列和或陣列。為了適應(yīng)各種輸入情況，與陣列的輸入端（包括內(nèi)部反饋信號(hào)的輸入端）都設(shè)置有輸入緩沖電路，從而使輸入信號(hào)有足夠的驅(qū)動(dòng)能力，并產(chǎn)生互補(bǔ)的原變量和反變量。PLD可以由或門(mén)陣列直接輸出（組合方式），也可以通過(guò)寄存器輸出（時(shí)序方式）。輸出可以是高電平有效，也可以是低電平有效。輸出端一般都采用三態(tài)電路，而且設(shè)置有內(nèi)部通路，可把輸出信號(hào)反饋到與陣列的輸入端。在繪制中、大規(guī)模集成電路時(shí)，為方便起見(jiàn)，常用圖8.19中所示的簡(jiǎn)化畫(huà)法。圖8.19（a）所示是輸入緩沖器的畫(huà)法。圖8.19（b）所示是一個(gè)多輸入端與門(mén)，豎線為一組輸入信號(hào)，用與橫線相交叉的點(diǎn)的狀態(tài)表示相應(yīng)輸入信號(hào)是否接到了該門(mén)的輸入端上。交叉點(diǎn)上畫(huà)小圓點(diǎn)“·”者表示連上了并且為硬連接，不能通過(guò)編程改變；交叉點(diǎn)上畫(huà)叉“×”者表示編程連接，可以通過(guò)編程將其斷開(kāi)；既無(wú)小圓點(diǎn)也無(wú)叉者表示斷開(kāi)。圖8.19（c）是多輸入端或門(mén)，交叉點(diǎn)狀態(tài)的約定與多輸入端與門(mén)相同。因?yàn)槿魏谓M合邏輯函數(shù)都可變?yōu)榕c或表達(dá)式，可用由與門(mén)和或門(mén)構(gòu)成的二級(jí)電路實(shí)現(xiàn)，任何時(shí)序邏輯電路都是由組合電路和觸發(fā)器構(gòu)成的，所以，利用PLD可以構(gòu)成任何組合電路和時(shí)序電路。8.3.2PLD的分類(lèi)PLD內(nèi)部通常只有一部分或某些部分是可編程的，根據(jù)可編程情況可分為四類(lèi)：可編程只讀存儲(chǔ)器PROM、可編程邏輯陣列PLA（ProGRAMMABLE

LoGIc

ArrAy）、可編程陣列邏輯PAL（ProGRAMMABLE

ArrAy

LoGIc）和通用陣列邏輯GAL（GENErIc

ArrAy

LoGIc）。如表8.2所列。按可編程和改寫(xiě)方法分為：第一代PLD，采用一次性掩膜編程方式；第二代PLD，采用紫外線照射擦除方式；第三代PLD，采用一種電擦除的可編程器件；第四代PLD，是一種在系統(tǒng)可編程器件。

PROM的電路組成和工作原理前面已介紹過(guò)。PROM的或陣列是可編程的，而與陣列是固定的，其陣列結(jié)構(gòu)如圖8.20所示。用PROM只能實(shí)現(xiàn)函數(shù)的標(biāo)準(zhǔn)與或式，不管所要實(shí)現(xiàn)的函數(shù)真正需要多少最小項(xiàng)，其與陣列必須產(chǎn)生全部N個(gè)變量的2N個(gè)最小項(xiàng)，故利用率很低。所以，PROM除了用來(lái)制作函數(shù)表電路和顯示譯碼電路外，一般只作存儲(chǔ)器用，ASIC很少使用。

PLA的與陣列和或陣列都是可編程的，其陣列結(jié)構(gòu)如圖8.21所示。PLA可以實(shí)現(xiàn)函數(shù)的最簡(jiǎn)與或式，利用率比PROM高得多。但由于缺少高質(zhì)量的支持軟件和編程工具，價(jià)格較貴，門(mén)的利用率也不夠高，使用仍不廣泛。PAL的或陣列固定，與陣列可編程。PAL速度高、價(jià)格低，其輸出電路結(jié)構(gòu)有好幾種形式，可以借助編程器進(jìn)行現(xiàn)場(chǎng)編程，很受用戶(hù)歡迎。但其輸出方式固定而不能重新組態(tài)，編程是一次性的，因此它的使用仍有較大的局限性。GAL的陣列結(jié)構(gòu)與PAL相同，但其輸出電路采用了邏輯宏單元結(jié)構(gòu)，用戶(hù)可根據(jù)需要對(duì)輸出方式自行組態(tài)，因此功能更強(qiáng)，使用更靈活，應(yīng)用更廣泛。在四類(lèi)PLD中，PROM和PLA屬于組合邏輯電路，PAL既有組合電路又有時(shí)序電路，GAL則為時(shí)序電路，當(dāng)然也可用GAL實(shí)現(xiàn)組合函數(shù)。8.3.3PLD的應(yīng)用PLD的應(yīng)用主要是用來(lái)實(shí)現(xiàn)時(shí)序邏輯函數(shù)。用PROM實(shí)現(xiàn)邏輯函數(shù)是基于公式Y(jié)=∑MI。因?yàn)槿魏我粋€(gè)邏輯函數(shù)都可以化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式Y(jié)=∑PI，所以在用與陣列和或陣列實(shí)現(xiàn)邏輯函數(shù)時(shí)，與陣列并不需要產(chǎn)生全部最小項(xiàng)，與陣列可進(jìn)行簡(jiǎn)化，從而或陣列也可簡(jiǎn)化，這就是PLA的基本設(shè)計(jì)思想。用PLA實(shí)現(xiàn)邏輯函數(shù)時(shí)，首先需將邏輯函數(shù)化為最簡(jiǎn)與或式，然后畫(huà)出PLA的陣列圖?！緫?yīng)用實(shí)例8.2】用PLA實(shí)現(xiàn)下列函數(shù)：解:因?yàn)楦鱾€(gè)函數(shù)都是最簡(jiǎn)與或式，由此可畫(huà)出P