常用組合邏輯電路

關于常用組合邏輯電路第1頁，課件共61頁，創(chuàng)作于2023年2月1、加法器舉例：A=1101,B=1001,計算A+B11011001+011010011第2頁，課件共61頁，創(chuàng)作于2023年2月加法運算的基本規(guī)則：（1）逢二進一。（2）最低位是兩個數(shù)最低位的相加，不需考慮進位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位上來的進位。（4）任何位相加都產(chǎn)生兩個結果：本位和、向高位的進位。11011001+011010011第3頁，課件共61頁，創(chuàng)作于2023年2月（1）半加器：半加運算不考慮從低位來的進位A---加數(shù);B---被加數(shù);S---本位和;Co---進位。真值表加法器第4頁，課件共61頁，創(chuàng)作于2023年2月邏輯圖邏輯符號A---加數(shù);B---被加數(shù);S---本位和;Co---進位。第5頁，課件共61頁，創(chuàng)作于2023年2月（2）全加器：A---加數(shù)；B---被加數(shù)；Ci---低位來的進位；S---本位和；Co---進位。相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進位。第6頁，課件共61頁，創(chuàng)作于2023年2月A---加數(shù)；B---被加數(shù)；Ci---低位來的進位；S---本位和；Co---進位。第7頁，課件共61頁，創(chuàng)作于2023年2月CI第8頁，課件共61頁，創(chuàng)作于2023年2月（1）串行進位加法器如圖：用全加器實現(xiàn)4位二進制數(shù)相加。低位全加器進位輸出高位全加器進位輸入注意：CI0=0進位多位加法器結果：Co進位S3S2S1S0第9頁，課件共61頁，創(chuàng)作于2023年2月編碼：用二進制代碼來表示某一信息（文字、數(shù)字、符號）的過程。實現(xiàn)編碼操作的電路稱為編碼器。第10頁，課件共61頁，創(chuàng)作于2023年2月編碼將具有特定含義的信息編成相應二進制代碼的過程。實現(xiàn)編碼功能的電路編碼器(即Coder)

被編信號二進制代碼編碼器編碼器二進制編碼器

二-十進制編碼器

優(yōu)先編碼器

普通編碼器2、編碼器第11頁，課件共61頁，創(chuàng)作于2023年2月為什么要進行編碼？為了節(jié)約計算機的資源。編碼器的輸入、輸出之間應滿足如下關系：需要編碼的信息量二進制數(shù)的位數(shù)第12頁，課件共61頁，創(chuàng)作于2023年2月普通編碼器3位二進制（8線－3線）編碼器真值表任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。一、二進制編碼器輸入端：2n輸出端：n高電平有效第13頁，課件共61頁，創(chuàng)作于2023年2月1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入I1I2I3I4I5I6I7Y0Y1Y2畫電路圖利用添加約束項來化簡可得第14頁，課件共61頁，創(chuàng)作于2023年2月普通的編碼器存在的問題：每一時刻只能有一個輸入信息，當輸入信息中出現(xiàn)不該出現(xiàn)的組合時（同時輸入多個1），輸出混亂。1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入第15頁，課件共61頁，創(chuàng)作于2023年2月為何要使用優(yōu)先編碼器？四、優(yōu)先編碼器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入允許同時輸入數(shù)個編碼信號，并只對其中優(yōu)先權最高的信號進行編碼輸出的電路。普通編碼器在任何時刻只允許一個輸入端請求編碼，否則輸出發(fā)生混亂。第16頁，課件共61頁，創(chuàng)作于2023年2月

在優(yōu)先編碼器電路中，允許同時輸入兩個以上編碼信號。編碼時只對優(yōu)先權最高的進行編碼。8線－3線優(yōu)先編碼器74LS148邏輯圖選通輸入端選通輸出端擴展端優(yōu)先編碼器

(即

PriorityEncoder)

第17頁，課件共61頁，創(chuàng)作于2023年2月輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效低電平表示“電路工作，但無編碼輸入”低電平表示“電路工作，且有編碼輸入”第18頁，課件共61頁，創(chuàng)作于2023年2月第19頁，課件共61頁，創(chuàng)作于2023年2月得到表達式為：第20頁，課件共61頁，創(chuàng)作于2023年2月8線－3線優(yōu)先編碼器74LS148的邏輯圖輸入和輸出均以低電平作為有效信號第21頁，課件共61頁，創(chuàng)作于2023年2月P153例8-10、8-11一、二三三三三三第22頁，課件共61頁，創(chuàng)作于2023年2月1.確定輸入變量及輸出變量的個數(shù)確定輸入變量4個確定輸出變量4個第23頁，課件共61頁，創(chuàng)作于2023年2月輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效第24頁，課件共61頁，創(chuàng)作于2023年2月2.畫真值表3.由真值表寫出邏輯函數(shù)式第25頁，課件共61頁，創(chuàng)作于2023年2月4.連接電路第26頁，課件共61頁，創(chuàng)作于2023年2月3、譯碼器譯碼：將二進制代碼翻譯成對應的輸出信號的過程.譯碼是編碼的逆過程.

實現(xiàn)譯碼操作的電路稱為譯碼器。第27頁，課件共61頁，創(chuàng)作于2023年2月一、譯碼的概念與類型

譯碼是編碼的逆過程。

將表示特定意義信息的二進制代碼翻譯出來。實現(xiàn)譯碼功能的電路

譯碼器(即Decoder)

二進制代碼

與輸入代碼對應的特定信息

譯碼器譯碼器二進制譯碼器二-十進制譯碼器

數(shù)碼顯示譯碼器通用譯碼器第28頁，課件共61頁，創(chuàng)作于2023年2月一、二進制譯碼器輸入端：n輸出端：2n

二進制譯碼器的輸入端為n個，則輸出端為2n個，且對應于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。第29頁，課件共61頁，創(chuàng)作于2023年2月3位二進制譯碼器(3線-8線譯碼器)輸入：3位二進制代碼輸出：8個互斥的信號（高電平有效）第30頁，課件共61頁，創(chuàng)作于2023年2月74LS138集成譯碼器S=1,譯碼器正常工作100片選輸入端（使能端）地址輸入端第31頁，課件共61頁，創(chuàng)作于2023年2月3線－8線譯碼器74HC138功能表第32頁，課件共61頁，創(chuàng)作于2023年2月當S1=1,=0,=0（即S=1）時，可得輸出第33頁，課件共61頁，創(chuàng)作于2023年2月例4.3.3：試用3線－8線譯碼器74LS138設計一個多輸出的組合邏輯電路。輸出邏輯函數(shù)式為第34頁，課件共61頁，創(chuàng)作于2023年2月解：化為最小項之和的形式：第35頁，課件共61頁，創(chuàng)作于2023年2月當S1=1,S2′=S3′=0時,令A2=A,A1=B,A0=C,則第36頁，課件共61頁，創(chuàng)作于2023年2月畫電路圖第37頁，課件共61頁，創(chuàng)作于2023年2月思考P1598-21第38頁，課件共61頁，創(chuàng)作于2023年2月習題答案：P1598-21Y=A’B’C+A’BC’+AB’C’+ABC第39頁，課件共61頁，創(chuàng)作于2023年2月第40頁，課件共61頁，創(chuàng)作于2023年2月4、顯示譯碼器

用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。數(shù)字、文字、符號代碼譯碼器顯示器第41頁，課件共61頁，創(chuàng)作于2023年2月YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga數(shù)碼顯示譯碼器

將輸入的BCD碼譯成相應輸出信號，以驅(qū)動顯示器顯示出相應數(shù)字的電路。(一)

數(shù)碼顯示譯碼器的結構和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動七段數(shù)碼管顯示相應數(shù)字0001第42頁，課件共61頁，創(chuàng)作于2023年2月(二)數(shù)碼顯示器簡介1.七段半導體數(shù)碼顯示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點，需要時才點亮。顯示結構字型第43頁，課件共61頁，創(chuàng)作于2023年2月第44頁，課件共61頁，創(chuàng)作于2023年2月即液態(tài)晶體2.液晶顯示器(LCD)abcdefgDPagfCOMbcedCOMDP顯示結構字型第45頁，課件共61頁，創(chuàng)作于2023年2月液晶顯示器的結構及符號

（a）未加電場時（b）加電場以后（c）符號第46頁，課件共61頁，創(chuàng)作于2023年2月液晶顯示器(LCD)液晶顯示原理：無外加電場作用時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈透明狀態(tài)，不顯示數(shù)字；當在相應字段的電極上加電壓時，液晶中的導電離子作定向運動，在運動過程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應的數(shù)字。當外加電壓斷開后，液晶分子又將恢復到整齊排列狀態(tài)，字形隨之消失。第47頁，課件共61頁，創(chuàng)作于2023年2月BCD－七段顯示譯碼器A3-A0:輸入數(shù)據(jù)要設計的七段顯示譯碼器YaYbYcYdYeYfYg譯碼器A3A2A1A0bcdefga第48頁，課件共61頁，創(chuàng)作于2023年2月十進制數(shù)

A3A2A1A0

YaYbYcYdYeYfYg

顯示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

abcdefg第49頁，課件共61頁，創(chuàng)作于2023年2月先設計輸出Ya的邏輯表示式及電路圖第50頁，課件共61頁，創(chuàng)作于2023年2月BCD－七段顯示譯碼器7448的邏輯圖第51頁，課件共61頁，創(chuàng)作于2023年2月定義：根據(jù)需要將多路信號中選擇一路送到公共數(shù)據(jù)線上的邏輯電路(又稱多路開關).n位通道選擇信號數(shù)據(jù)選擇器D0D1D2D2n-1Y輸入端：2n個輸出端：1個5、數(shù)據(jù)選擇器第52頁，課件共61頁，創(chuàng)作于2023年2月1、2選1數(shù)據(jù)選擇器

AF0D01D1集成化D0D1FA1&&D0D1A1F輸入數(shù)據(jù)輸出數(shù)據(jù)控制信號第53頁，課件共61頁，創(chuàng)作于2023年2月真值表地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。2、4選1