89c51單片機論文英文文獻翻譯

英文原DescriptionTheisaCMOS8-bitwith4KofandRead128bytesThedeviceismanufacturedAtm-el’shighdensitynonvolatilememorytechnologycompatiblewithMCS-?instructionsetandpinout.chipcombinesa8-bitwithonamonolithicAtm-elawhichprovideshighlysolutionmanycontrolFeatures:?Compatiblewith-?Products?4KBytesIn-System?Endurance:1,000Write/EraseCycles?FullyStaticOperation:Hzto24MHz?Memory?128x8InternalRAM?32ProgrammableI/OLines?Two16-BitTimer/Counters?SixInterruptSources?ProgrammableSerialChannel?LowPowerIdleandPowerDownModesThethefollowingfeatures:4Kof128bytesof32I/O16-bittimer/counters,afivevectortwo-levelfullport,on-chiposcillatorclockInthewithstaticlogicforoperationdowntosoftwaremodes.IdleModetheCPUallowingtheserialcontinuefunctioning.Downthecontentsfreezesallchipuntilthehardware1

DiagramSupplyGNDGround.2

Port0isanopenbidirectionalI/OAsanoutputportpincanWhenisarewrittenport0pins,thepinsbeimpedanceinputs.0mayalsobebemultiplexedlow-orderbusduringaccessesexternalprogramInmodehas0receivesthecodeduringFlashandoutputsthebytesprogramverification.pull-upsareduringverification.Port1isanbidirectionalI/Owithinternalpull-ups.ThePort1outputcansink/sourcefourWhen1swritten1pulledbytheinternalpull-upsbeAsPort1thatbeingpulledlowwillsourcecurrent(IIL)theinternalpull-ups.1receivesthelow-orderduringandverification.Port2isanbidirectionalI/Owithinternalpull-ups.ThePort2outputcansink/sourcefourWhen1swritten2pulledbytheinternalpull-upsbeAsPort2thatbeingpulledlowwillsourcecurrent(IIL)theinternalpull-ups.2emitshigh-orderaddressbyteduringfromexternalprogramduringaccessestoexternalthatuse@DPTR).Initusesstronginternalpull-upswhenDuringaccessestomemorythat8-bitaddresses(MOVX@RI),2emitscontentsofP2Function2receivesthehigh-orderaddresscontrolsignalsduringFlashandverification.Port3isanbidirectionalI/Owithinternalpull-ups.ThePort3outputcansink/sourcefourWhen1swritten3pulledbytheinternalpull-upsbeAsPort3thatbeingpulledlowwillsourcecurrent(IIL)thepull-ups.3servesthefunctionsspecialoflistedbelow:Port

alternateinputport)TX(serialoutputport)(external(external3

t0input)t1input)^WRmemorywritestrobe)^rd(externalmemoryreadstrobe)

3receivessomecontrolforandverification.RSTResetinput.AhighonpinfortwomachinetheoscillatorresetstheALE/PROGLatchoutputforlatchingthelowbyteofduringaccessestoThisalsotheprograminputduringprogramming.InALEaoftheoscillatormaybeforexternaltimingorpurposes.however,ALEpulseisduringtoexternalDataMemory.IfALEoperationdisabledsetting0SFRthebitALEactiveduringMOVXMOVCinstruction.Otherwise,theisweaklypulledhigh.SettingALE-disablebithasnoeffectifthemicro-controllerinmode.StoreEnableisthereadprogrammemory.Whentheisexecutingcodefromprogrammemory,activatedtwiceeachmachinecycle,thattwoskippedeachtoexternalEA/VPPEAmuststrappedGNDintothetofetchcodefromexternalprogramat0000HtoFFFFH.Note,however,ifbitprogrammed,EAwillbeinternallylatchedonEAshouldbestrappedVCCforexecutions.alsoreceives12-voltduringFlashprogramming,partsthatrequire12-voltXTAL1theinvertingoscillatoramplifierandinputtoclockcircuit.XTAL2Outputfrominvertingoscillatoramplifier.CharacteristicsXTAL2output,ofanamplifierwhichbeforanoscillator,in1.Eitheraquartzbeused.Tothefromanexternalclockshouldbeleftwhileisdrivenin4

2.Therenorequirementsonthedutycycleofclocktheinputtocircuitrythroughadivide-by-twoflip-flop,minimummaximumhighlowtimemustbeIdleModeInmode,CPUitselftowhileallon-chipmodebyTheofon-chipRAMandallspecialfunctionsregistersunchangedduringmode.idlecanbebyenabledinterruptbyareset.Itbenotedthatwhenbyahardthedevicenormallyprogramfromwhereitleftoff,machinebeforeresetalgorithmcontrol.tointernalinbuttopinsnotinhibited.ToeliminatepossibilityoftoaportwhenIdlebyreset,thefollowinginvokesshouldnottoortoexternalExternalPinsIdleDownModesmodememoryALEPortPortPort01idleinternal

1datadataIdlefloatInternal0DataDataDataData0floatdataDownModeIndownmodeoscillatorthethatinvokesdownistheexecuted.FunctionRegisterstheirvaluesthepowerdownmodeisTheexitfromdownisareset.thedoesnotchangetheon-chipTheshouldnotbeactivatedbeforeVCCisrestoredtonormaloperatingandbeheldactivelongtoallowtostabilize.5

ProgramMemorythechipthreelockbitscanleft(U)orcantoobtainadditionalfeatureslistedbelow:LockBitProtection：Protection1UUUNoprogramlock2UUinstructionsexecutedfromexternalprogrammemoryfromcodebytesfrominternalsampledandreset,andthe3Umodealsodisable.4PmodealsoexternalisWhenlockbitisprogrammed,theEAsampledlatchedduringIfthedeviceispoweredwithoutathethatvalueuntilisItisthatlatchedofEAbeagreementwithlevelthatinfordevicetofunctionP89C51FunctionRegisters：SYMBOLDESCRIPTIONBYTESBITADDRESS,SYMBOLADDREACCE0HE5E4E1ACC.4ACC.3ACC.1B*BregisterF7F4F3B.7B.0DPHDataDPLLowIEEnableA8HAF

–-

–-ACABAAA9A8EAESET1EX1EX0IP*

–-

–-

–-BCBBBAB96

B8–-PX0

–-

–-PX1P0*0P1*1

87868583828180P0.6P0.5P0.4P0.39796959493929190P1.7P1.5P2*2

A0H

A7A6A5A4A3A2A1A0P2.5P2.2P2.0P3*3

B7B5B4B2B0P3.4P3.3P3.0

87H

8D–-

–-

–-–-

–-–-–-SMOD

StatusWord

D0H

D7D6D4D3D1D0CYACRS1RS0OV–-

SerialDataBufferSerialControl

99H98H

9D9A9998SM1SM2RENTB8TIRITCON*

StackPointerControlControl

81H88H

8D8A8988TF1TR1TF0IT1IT0TH0TH1TL0TL1TMOD

01LowLowMode

8CH8DH8AH8BH89H

GATEC/^TM1M0GATEC/^TM1M0*SF-Rsbit–7

.valuedepends中文原描述AT89C51是美國ATMEL公司生產(chǎn)的低電壓，高性能CMOS8位單片機，片內(nèi)含4Kbytes的快速可擦寫的只讀程序存儲器PEROM）128bytes

的隨機存取數(shù)據(jù)存儲司的高密度存儲技術(shù)生產(chǎn)產(chǎn)品指令系統(tǒng)，片內(nèi)置通用8位中央處理器（）和flesh存儲單元，功能強大AT89C51單片機可為您提供許多高性價比的應(yīng)用場合，可靈活應(yīng)用于各種控制領(lǐng)域。主要性參數(shù)：與MCS-51產(chǎn)品指令系統(tǒng)完全兼容4K字節(jié)可重復(fù)寫閃速存儲器1000次擦寫周期全靜態(tài)操作：0HZ－24MHZ三級加密程序存儲器128*8字節(jié)內(nèi)部32個可編程I/O口2個16位定時／計數(shù)器8

6個中斷源可編程串行UART通道低功耗空閑和掉電模式功能特性概述AT89C51提供以下標(biāo)準(zhǔn)功能：字節(jié)flesh閃速存儲器，128節(jié)內(nèi)部RAM，32個I/O口線，兩16位定時／計數(shù)器，一5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時AT89C51降至0HZ的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停CPU的工作，但允RAM，定時／計數(shù)器行通信口及中斷系統(tǒng)繼續(xù)工作電方式保存RAM中的內(nèi)容振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復(fù)位。方框圖9

引腳功說明Vcc電源電壓GND地P0P0口是一組8漏極開路型雙向I/O口即地址/數(shù)據(jù)總線復(fù)位口為輸出口用時，每位能吸收電流的方式驅(qū)8個邏輯門電路，對端口寫”可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。P1P1是一個帶內(nèi)部上拉電阻8位雙向I/O口的出緩沖級可驅(qū)收或輸出電流4個邏輯門電路。對端口寫1部的上拉電阻把端口拉到高電平，此時可做熟出口。做輸出口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（Ail）.Flash編程和程序校驗期間，接受低8位地址。P2P2是一個帶有內(nèi)部上拉電阻8位雙向口P2的輸出緩沖級可驅(qū)動（吸收或輸出電流4TTL邏輯門電路。對端口寫1部地山拉電阻把端口拉到高電平，此時可作為輸出口，作輸出口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（Ail在訪問外部程序存儲器獲16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX@DPTR10

指令8位址數(shù)據(jù)地址的外部數(shù)據(jù)存儲MOVX@RI指令線上的內(nèi)即特殊功能寄存R2寄存器的內(nèi)容在整個訪問期間不改變。Flash編程或校驗時，亦接受高地址和其它控制信號。P3P3口是一組帶有內(nèi)部上拉電阻8位雙向I/O口P3口輸出緩沖級可驅(qū)動（吸收或輸出電流4個TTL邏輯門電路。P3口寫入1”時，他們被內(nèi)部上拉電阻拉高并可作為輸出口。做輸出端時，被外部拉低的口將用上拉電阻輸出電流（Ail除了作為一般的I/O線外，更重要的用途是它的第二功能，如下表所示：端口引

第二功能腳P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7

Rad(串行輸入口)TX(串行輸出口)^int0(外中斷0)^int1(外中斷1)t0(定時/計數(shù)器0)t1(定時/計數(shù)器1)^WR(外部數(shù)據(jù)存儲器寫選通)^RD(外部數(shù)據(jù)存儲器讀選通)

P3口還接收一些用于flash閃速存儲器編程和程序校驗的控制信號。：位輸入。當(dāng)振蕩器工作時，引腳出現(xiàn)兩個機器周期以上高電平將使單片機復(fù)位。ALE/PROG當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時，地址所存允許）輸出脈沖用于所存地址的低8位字節(jié)。即使不訪問外部存儲器以時鐘振蕩頻率的1/6輸出固定的正脈沖信號此它可對外輸出時鐘或用于定時目的注意的是當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。對flash存儲器編程期間，該引腳還用于輸入編程脈沖（如有不要，可通過對特殊功能寄存器區(qū)中8EH單元的D0位置位，可禁止ALE操作。該外置位后，只要一MOVX和指令A(yù)LE才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應(yīng)設(shè)置無效。^PSEN程序存儲允是外部程序存儲器的讀選通信號由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩^PSEN效，即輸出兩個脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，這兩次有效的PSEN信號不出現(xiàn)。EA/VPP:使CPU為11

0000H---FFFFH端必須保持低電平（接地;如果加密位LB1被編程，復(fù)位時內(nèi)部會鎖存EA端狀態(tài)。如EA端為高電平（接端則執(zhí)行內(nèi)部程序存儲器中的指令。Flash存儲器編程時，該引腳加+12V的編程允許電源VPP，當(dāng)然這必須是該器件是使用12V編程電壓VPP.XTAL1:振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸出端。XTAL2:振蕩器反相放大器的輸出端。時鐘振器中一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器XTAL2分別是該放大器的輸入端和輸出端大器與作為反饋的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見圖。外接石英晶體（或陶瓷諧振器）及電容、C2在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容C1、C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低蕩器的穩(wěn)定性振的難易程度及溫度穩(wěn)定性果使用石英晶體們推薦電容使用30PF+10PF如使用陶瓷諧振器建議選擇。用戶也可以采用外部時鐘。采用外部時鐘的電路如5右所示。這種情況下，外部時鐘脈沖接到XTAL1端，即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2則懸空由于外部時鐘信號是通過一個2分頻觸發(fā)器后作為內(nèi)部時鐘信號的對外部時鐘信號的占空比沒有特殊要求高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)要求。空閑模在空閑工作模式狀態(tài)CPU保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生時內(nèi)RAM和所有特殊功能寄存器的內(nèi)容保持不變閑模式可由任何允許的中斷請求或硬件復(fù)位終止。終止空閑工作模式的方法有兩種一是任何一條被允許中斷的事件被激活可終止空閑工作模式序會首先響應(yīng)中斷入中斷服務(wù)程序行完中斷服務(wù)程序并僅隨終端返回指令要執(zhí)行的指令就是使單片機進入空閑模式那條指令后面的一條指令二是通過硬件復(fù)位也可將空閑工作模式終止要注意的是由硬件復(fù)位來終止空閑模式時常是從激活空閑模式那條指令的下一條指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個機器周期個時鐘周期效這種情況下部禁止CPU問片內(nèi)RAM允許訪問其它端口。為了避免可能對端口產(chǎn)生以外寫入閑模式的那條指令后一條指令不應(yīng)該是一條對端口或外部存儲器的寫入指令。12

空閑和電模式外部腳狀態(tài)模式

程序存儲器

ALE^PSENPORT0PORT1PORT2PORT3空閑模式空閑模式掉電模式掉電模式

內(nèi)部外部內(nèi)部外部

1100

1100

數(shù)據(jù)浮空數(shù)據(jù)浮空

數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)

數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)

數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模在掉電模式下止工作模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器但不改變RAM中的內(nèi)容，在VCC恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。程序存器的加密AT89C51可使用對芯片上的3個加密位進行編程P）或不編程（U）來得到如下表所示的功能：加密位保護功能表程序加密位

保護類型12

LB1UP

LB2UU

LB3UU

沒有程序保護功能禁止從外部程序存儲器中執(zhí)行指令讀取內(nèi)部程序存儲器的內(nèi)容3

P

P

U

除上表功能外，還禁止程序校驗13

4PPP

除以上功能外，同時禁止外部執(zhí)行當(dāng)加密位被編程時，在復(fù)位期間，EA端的邏輯電平被采樣并鎖存，如果