第6章時序邏輯電路

6.1

概述1當(dāng)前第1頁\共有82頁\編于星期六\13點組合邏輯電路：t時刻輸出僅與t時刻輸入有關(guān)，

與t以前的狀態(tài)無關(guān)。時序邏輯電路：t時刻輸出不僅與t時刻輸入有關(guān)，

還與電路過去的狀態(tài)有關(guān)。一、組合邏輯電路和時序邏輯電路的區(qū)別1、從邏輯功能上看2當(dāng)前第2頁\共有82頁\編于星期六\13點組合邏輯電路組合邏輯電路的框圖時序邏輯電路框圖存儲電路主要由觸發(fā)器構(gòu)成3當(dāng)前第3頁\共有82頁\編于星期六\13點X——外部輸入Y——外部輸出Z——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時序電路的結(jié)構(gòu)：1）由組合電路和存儲電路（觸發(fā)器）構(gòu)成；2）觸發(fā)器的狀態(tài)與電路的輸入信號共同決定了電路的輸出。一個時序電路可以沒有組合電路部分，但是不能沒有存儲電路。4當(dāng)前第4頁\共有82頁\編于星期六\13點2、從電路結(jié)構(gòu)上看3、從功能描述上看組合電路不含存儲信息的觸發(fā)器等元件。時序電路一定含有存儲信息的元件——觸發(fā)器。5當(dāng)前第5頁\共有82頁\編于星期六\13點二、時序邏輯電路的形式1、Moore型輸出僅與存儲電路的現(xiàn)態(tài)Q有關(guān)，而與當(dāng)前輸入無關(guān)。2、Mealy型輸出不僅與存儲電路的現(xiàn)態(tài)Q有關(guān)，而且還與當(dāng)前輸入有關(guān)。6當(dāng)前第6頁\共有82頁\編于星期六\13點三、時序邏輯電路的分類7當(dāng)前第7頁\共有82頁\編于星期六\13點6.2

時序邏輯電路的分析方法8當(dāng)前第8頁\共有82頁\編于星期六\13點一、分析步驟異步9當(dāng)前第9頁\共有82頁\編于星期六\13點二、分析舉例☆同步時序電路分析1、無外部輸入的時序電路例1

試分析圖示電路，并畫出狀態(tài)圖和時序圖。10當(dāng)前第10頁\共有82頁\編于星期六\13點1）時鐘方程CLK1=CLK2=CLK（對同步電路可省去）2）驅(qū)動方程（輸入方程）3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達式——狀態(tài)方程11當(dāng)前第11頁\共有82頁\編于星期六\13點4）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無效狀態(tài)電路具有自啟動能力12當(dāng)前第12頁\共有82頁\編于星期六\13點6）波形圖功能：同步三進制計數(shù)器，有自啟動能力13當(dāng)前第13頁\共有82頁\編于星期六\13點例2

試分析圖示時序電路的邏輯功能。（帶有外部輸出Y，觸發(fā)器為主從JKF-F）14當(dāng)前第14頁\共有82頁\編于星期六\13點1）時鐘方程（略）2）驅(qū)動方程（輸入方程）15當(dāng)前第15頁\共有82頁\編于星期六\13點3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達式——狀態(tài)方程4）輸出方程16當(dāng)前第16頁\共有82頁\編于星期六\13點5）狀態(tài)轉(zhuǎn)換表（依次設(shè)初態(tài)，求次態(tài)）17當(dāng)前第17頁\共有82頁\編于星期六\13點狀態(tài)轉(zhuǎn)換表的另一種形式：18當(dāng)前第18頁\共有82頁\編于星期六\13點6）狀態(tài)圖19當(dāng)前第19頁\共有82頁\編于星期六\13點2、有外部輸入的時序電路例1

試分析圖示時序電路。20當(dāng)前第20頁\共有82頁\編于星期六\13點1）驅(qū)動方程（輸入方程）2）輸出方程21當(dāng)前第21頁\共有82頁\編于星期六\13點3）狀態(tài)方程由T特性方程：得：22當(dāng)前第22頁\共有82頁\編于星期六\13點4）狀態(tài)轉(zhuǎn)換表23當(dāng)前第23頁\共有82頁\編于星期六\13點5）狀態(tài)圖24當(dāng)前第24頁\共有82頁\編于星期六\13點例2

試分析圖示時序電路。25當(dāng)前第25頁\共有82頁\編于星期六\13點1）驅(qū)動方程（輸入方程）2）輸出方程3）狀態(tài)方程26當(dāng)前第26頁\共有82頁\編于星期六\13點4）狀態(tài)表27當(dāng)前第27頁\共有82頁\編于星期六\13點5）狀態(tài)圖28當(dāng)前第28頁\共有82頁\編于星期六\13點6）波形圖設(shè)Q=0（初態(tài)），加到輸入端A、B的波形如圖。29當(dāng)前第29頁\共有82頁\編于星期六\13點30當(dāng)前第30頁\共有82頁\編于星期六\13點7）功能分析☆該電路為串行加法器電路A——被加數(shù)，B——加數(shù)Y——加法和，Q——進位☆波形圖表示了兩個八位二進制數(shù)相加得到

和數(shù)的過程。A=01101100，B=00111010，Y=1010011031當(dāng)前第31頁\共有82頁\編于星期六\13點6.3

時序邏輯電路的設(shè)計方法32當(dāng)前第32頁\共有82頁\編于星期六\13點一、設(shè)計步驟1.設(shè)定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）為輸入變量，結(jié)果為輸出變量。2.畫狀態(tài)圖這一步是關(guān)鍵。對每一個需要記憶的輸入信息用一個狀態(tài)來表示，以確定所涉及電路需多少個狀態(tài)。此時狀態(tài)用S0、S1、….來表示。33當(dāng)前第33頁\共有82頁\編于星期六\13點3.狀態(tài)化簡消去原始狀態(tài)中的多余狀態(tài)以得到最簡狀態(tài)圖。4.狀態(tài)編碼給化簡后的狀態(tài)圖中的每一個狀態(tài)賦以二進制碼。二進制碼的位數(shù)n等于觸發(fā)器的個數(shù)，它與電路的狀態(tài)數(shù)m之間應(yīng)滿足：34當(dāng)前第34頁\共有82頁\編于星期六\13點5.選觸發(fā)器類型6.求輸出方程、狀態(tài)方程、驅(qū)動方程7.畫電路圖8.檢查自啟動能力35當(dāng)前第35頁\共有82頁\編于星期六\13點二、設(shè)計舉例☆Moore型同步時序電路設(shè)計例1

試設(shè)計一個自然態(tài)序、帶進位輸出端的同步

五進制計數(shù)器。解：1）設(shè)定狀態(tài)，作原始狀態(tài)圖36當(dāng)前第36頁\共有82頁\編于星期六\13點2）狀態(tài)編碼∵M=5，∴取觸發(fā)器位數(shù)n=337當(dāng)前第37頁\共有82頁\編于星期六\13點3）編碼后狀態(tài)圖4）選觸發(fā)器類型選用3個下降沿觸發(fā)的JK觸發(fā)器38當(dāng)前第38頁\共有82頁\編于星期六\13點電路次態(tài)/輸出（）卡諾圖5）求輸出方程、狀態(tài)方程、驅(qū)動方程方法一：39當(dāng)前第39頁\共有82頁\編于星期六\13點卡諾圖的分解40當(dāng)前第40頁\共有82頁\編于星期六\13點由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，就可以找出驅(qū)動方程：41當(dāng)前第41頁\共有82頁\編于星期六\13點42由此可得驅(qū)動方程：當(dāng)前第42頁\共有82頁\編于星期六\13點方法二：43當(dāng)前第43頁\共有82頁\編于星期六\13點44當(dāng)前第44頁\共有82頁\編于星期六\13點45當(dāng)前第45頁\共有82頁\編于星期六\13點輸出方程：驅(qū)動方程：由特性方程得狀態(tài)方程：檢查所設(shè)計電路是否具有自啟動能力46當(dāng)前第46頁\共有82頁\編于星期六\13點6）作電路圖47當(dāng)前第47頁\共有82頁\編于星期六\13點7）檢查自啟動能力由狀態(tài)方程可得：由此表可以看出，電路具有自啟動能力。48當(dāng)前第48頁\共有82頁\編于星期六\13點8）完整狀態(tài)圖49當(dāng)前第49頁\共有82頁\編于星期六\13點例2

試設(shè)計一個?？勺冞f增同步計數(shù)器，當(dāng)控制信號X=0時為三進制計數(shù)，X=1時為四進制計數(shù)。設(shè)置一個進位輸出端C。解：1）根據(jù)題意畫狀態(tài)圖50當(dāng)前第50頁\共有82頁\編于星期六\13點2）狀態(tài)編碼3）編碼后狀態(tài)轉(zhuǎn)換表51當(dāng)前第51頁\共有82頁\編于星期六\13點52當(dāng)前第52頁\共有82頁\編于星期六\13點4）選觸發(fā)器∵M=4，∴取觸發(fā)器位數(shù)n=2使用兩個上升沿觸發(fā)的D觸發(fā)器5）求輸出方程、驅(qū)動方程53當(dāng)前第53頁\共有82頁\編于星期六\13點利用D觸發(fā)器激勵表求驅(qū)動方程：54當(dāng)前第54頁\共有82頁\編于星期六\13點6）檢查自啟動能力由狀態(tài)方程：得：有自啟動能力。7）電路圖略55當(dāng)前第55頁\共有82頁\編于星期六\13點☆Mealy型同步時序電路設(shè)計例：設(shè)計一個串行數(shù)據(jù)檢測器，要求連續(xù)輸入三個或三個以上“1”時輸出為1，其余情況下輸出為0。設(shè)輸入變量為X，輸出變量為Y用X（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測結(jié)果）解：1）設(shè)定狀態(tài)56當(dāng)前第56頁\共有82頁\編于星期六\13點6.4

若干常用的時序邏輯電路57當(dāng)前第57頁\共有82頁\編于星期六\13點6.4.1寄存器和移位寄存器一、寄存器1.寄存器的定義——能夠暫存數(shù)據(jù)的部件。寄存器的功能——接受、存放、傳送數(shù)據(jù)。寄存器的組成——觸發(fā)器及門電路。說明：對寄存器中的觸發(fā)器只要求它具有置1、置0

的功能即可，因而無論用何種類型的觸發(fā)器

都可組成寄存器。58當(dāng)前第58頁\共有82頁\編于星期六\13點2.寄存器的種類1）并行輸入寄存器——輸入數(shù)據(jù)可同時送入

寄存器內(nèi)。2）串行輸入寄存器——即“移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。3）靜態(tài)移位寄存器——由觸發(fā)器作存儲單元，輸入的數(shù)據(jù)可長久保留。4）動態(tài)移位寄存器——由電容作存儲單元，輸入的數(shù)據(jù)不可長久保留，需刷新。59當(dāng)前第59頁\共有82頁\編于星期六\13點3.基本寄存器數(shù)據(jù)并行輸入，并行輸出。60當(dāng)前第60頁\共有82頁\編于星期六\13點四位寄存器——74HC17561當(dāng)前第61頁\共有82頁\編于星期六\13點功能表：這種寄存器具有很強的抗干擾能力。62當(dāng)前第62頁\共有82頁\編于星期六\13點二、移位寄存器移位寄存器——可以進行移位操作的寄存器。它同時具有寄存和移位兩個功能。數(shù)字電路中，加減運算用加法器。減法器完成，乘、除運算則用移位以后再加的辦法完成。例：求A=1010與B=1101的積。63當(dāng)前第63頁\共有82頁\編于星期六\13點演算過程：求幾項“部分積”之和64當(dāng)前第64頁\共有82頁\編于星期六\13點1.分類1）左移——在一個移位命令作用下，寄存器中各位（bit）的信息依次向左移動一位。65當(dāng)前第65頁\共有82頁\編于星期六\13點設(shè)：輸入的代碼次序是1011。送數(shù)前，先將寄存器清零，然后在4個CLK脈沖的作用下將數(shù)據(jù)送入寄存器，并可在4個觸發(fā)器的輸出端得到并行輸出的代碼。66當(dāng)前第66頁\共有82頁\編于星期六\13點67當(dāng)前第67頁\共有82頁\編于星期六\13點2）右移3）雙向移位（74LS194）2.應(yīng)用——數(shù)碼的串入、并出變換電路電路由兩部分組成：①右移寄存器——由觸發(fā)器組成；②取樣電路——由4個與門組成。68當(dāng)前第68頁\共有82頁\編于星期六\13點69當(dāng)前第69頁\共有82頁\編于星期六\13點CLK脈沖與取樣信號的時間關(guān)系如圖，為保證電路正確工作，取樣信號必須與CLK上升沿錯開，而且取樣脈沖頻率是時鐘脈沖頻率的1/4。即：70當(dāng)前第70頁\共有82頁\編于星期六\13點工作原理：每來4個CLK，數(shù)據(jù)逐位串入，在下一個CLK到來之前，發(fā)出一個取樣信號，以達到串入、并出目的。71當(dāng)前第71頁\共有82頁\編于星期六\13點3.74LS194——四位雙向移位寄存器1）框圖72當(dāng)前第72頁\共有82頁\編于星期六\13點2）工作方式控制73當(dāng)前第73頁\共有82頁\編于星期六\13點3）功能這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。保持——并行加載——74當(dāng)前第74頁\共有82頁\編于星期六\13點4）用74194實現(xiàn)左移、右移及并行加載。右移串出75當(dāng)前第75頁\共有82頁\編于星期六\13點左移串出76當(dāng)前第76頁\共有82頁\編于星期六\13點77當(dāng)前第77頁\共有82頁\編于星期六\13點