數(shù)電數(shù)字邏輯

數(shù)字邏輯A主講：信息與通信學院2021/6/12GUET

School

of

Information

&Communications1李秀東(講師）2021/6/12GUET

School

of

Information

&Communications2第7章半導體存儲器和可編程邏輯器件概述只讀存儲器ROM隨機存儲器RAM存儲器容量的擴展用存儲器實現(xiàn)組合邏輯函數(shù)可編程邏輯器件基礎7.1概述存儲器的存儲媒介有多種，對文明與知識的傳播意義重要。磁帶竹簡古書籍圖書唱片機2021/6/12GUET

School

of

Information

&Communications3內(nèi)存條光盤U盤手機、數(shù)碼相機用SD卡等軟磁盤2021/6/12GUET

School

of

Information

&Communications4硬盤磁介質存儲器體積大、功耗高，為克服這一缺點，集成度高、體積小、可靠性高、價格低、外圍電路簡單且易于接口、便于自動化批量生產(chǎn)的半導體存儲器件出現(xiàn)。2021/6/12GUET

School

of

Information

&Communications5半導體存儲器是一種能存儲大量二值數(shù)字信息的大規(guī)模集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計算機中的重要組成部分。半導體存儲器主要用于電子計算機和某些數(shù)字系統(tǒng)，存放程序、數(shù)據(jù)、資料等。與寄存器的區(qū)別：以字為單位存取，每字包含若干位。各個字的相同位通過同一引腳與外界聯(lián)系。每個字分配一個地址，因此內(nèi)部有地址譯碼器。半導體存儲器ROMEPROM快閃存儲器PROME2PROM固定ROM（又稱掩膜ROM）可編程ROMRAMSRAMDRAM按存取方式來分：Read

onlyMemory2021/6/12GUET

School

of

Information

&Communications6RandomAccessMemory按制造工藝來分：半導體存儲器雙極型MOS型對存儲器的操作通常分為兩類：寫——即把信息存入存儲器的過程。讀——即從存儲器中取出信息的過程。兩個重要技術指標：存儲容量—存儲器能存放二值信息的多少。單位是位或比特（bit）。1K=210=1024，1M=210K=220。存儲時間—存儲器讀出（或寫入）數(shù)據(jù)的時間。一般用讀（或寫）周期來表示。2021/6/12GUET

School

of

Information

&Communications72021/6/12GUET

School

of

Information

&Communications8一、ROM（Read

Only

Memory)結構特點：①只能讀出，不能快速隨時修改或重新寫入數(shù)據(jù)；②存儲的數(shù)據(jù)不會因斷電而消失，具有非易失性。1.ROM的基本結構ROM主要由地址譯碼器、存儲矩陣和輸出緩沖器三部分組成，其基本結構如圖所示。7.2

只讀存儲器（ROM）ROM的基本結構字線位線按每“存當字儲給”單定存元一放可組、以輸讀由入取二地數(shù)極址據(jù)管時，、，每雙譯個極碼“型器字三選”極中由管某若或一干者條個M輸O存S出管儲字構單線成元W。i組，n成該每字個存即線存包對儲儲含應器單若存元干儲的可“矩容存位陣儲量”中1。的＝位字某二字的個值位“數(shù)信數(shù)字息×稱”（為，位““并0數(shù)”字將或＝長該“”字21。中”×的）mm。位位信息通過位線送至輸出緩沖器進行輸出。地址譯碼器存儲矩陣輸出緩沖器D

m

－1D

0W

0W

11W

2

nA0A

1An

1三態(tài)控制信息單元

(字)存儲單元……………n位地址線，則字數(shù)為2n2021/6/12GUET

School

of

Information

&Communications911輸出緩沖VCCA1A0D3D2D1D0VCC地址EN0123存儲單分析已存入數(shù)據(jù)的固定ROM電路。（二極管作存儲單元）W1

=

A1

A0☆地址譯碼器

W0

=A1A0W2

=A1

A0W3

=

A1

A0☆存儲單元D3

=

W3

+W1

=

A1

A0

+

A1

A0D2

=W3

+W2

+W0

=A1

A0

+A1

A0

+A1

A0

元D1

=

W3

+W2

+W1

=

A1

A0

+

A1

A0

+

A1

A0D0

=

W2

+W0

=

A1

A0

+

A1

A02021/6/12GUET

School

of

Information

&Communications10地址譯碼器是一個與門陣列，每一個字線對應一個最小項，且是全部最小項。譯碼器位W

W

W

W

字線線存儲單元是一個或門陣列，每一個位線是將所對應的與項相加，是最小項之和。2.二極管ROM地址與存儲數(shù)據(jù)對應關系表地址數(shù)據(jù)A1

A0D3

D2

D1

D000010101101010011111111011輸出緩沖VCCA1A0D1D3D2D0地址EN0123存儲單元譯碼器位W

W

W

W

字線線13

3

1

1

0

0D

=

W

+W

=

A

A

+

A

AD2

=

W3

+W2

+W0

=

A1

A0

+

A1

A0

+

A1

A0D1

=

W3

+W2

+W1

=

A1

A0

+

A1

A0

+

A1

A0D0

=

W2

+W0

=

A1

A0

+

A1

A02021/6/12GUET

School

of

Information

&Communications110

11

00

11

0地址譯碼器END3D2D1D0W0W1W2W3A1A03.MOS管ROM地址譯碼器D3D2D1D0W0W1W2W3A1A0存儲矩陣2021/6/12GUET

School

of

Information

&Communications12ROM的點陣圖二、只讀存儲器ROM編程ROM的編程是指將信息存入ROM的過程。1.固定ROM(掩膜ROM):用戶專用ROM,用戶將程序代碼交給IC生產(chǎn)商，生產(chǎn)商在芯片制造過程中將用戶程序代碼固化在IC的ROM中，用戶在使用過程只能讀出不能寫入。特點：適合于大批量生產(chǎn)使用，性價比高。數(shù)據(jù)無法修改，不靈活。2021/6/12GUET

School

of

Information

&Communications13PROM（Programable

ROM)。出廠時，存儲內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要進行編程，但只能編程一次。用戶對PROM編程是逐字逐UCC字線Wi位線Di熔絲位進行的。首先通過字線和位線

選擇需要編程的存儲單元，然后

通過規(guī)定寬度和幅度的脈沖電流，將該存儲管的熔絲熔斷，這樣就

將該單元的內(nèi)容改寫了。2021/6/12GUET

School

of

Information

&Communications14熔絲型PROM的存儲單元2.可編程ROM(PROM)特點：適合于小批量試產(chǎn)使用，有保密位，可以加密。價格較高。3～4μmN+N+SiO2SG控制柵(多晶硅)D浮

柵(多晶硅)P型硅襯底圖7-2-1

疊層柵MOS管剖面示意圖3.

紫外線擦除可編程ROM（UVEPROM）。采用浮柵技術，可通過紫外線照射而被擦除，可重復擦除上萬次。2021/6/12GUET

School

of

Information

&Communications15寫入：漏極和源極（接地）之間加高電壓，控制柵極加高電壓脈沖,形成雪崩效應。需專用工具（編程器）。擦除：用紫外線或X射線照射SIMOS管，使SiO2層中產(chǎn)生電子空穴對，為浮置柵的負電荷提供放電通道。4.電可擦除可編程ROM（E2PROM）。也是采用浮柵技術，用電擦除，可重復擦寫100次，并且擦除的速度要快的多。

E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫。圖7-4-6

EEPROM存儲單元YjG1S1T12021/6/12GUET

School

of

Information

&Communications16字線Ｗi位D1

線T2EEPROM的存儲單元由門控管T2和疊層柵MOS管T1組成。其中T

1

稱為浮柵隧道氧化層

MOS管，在一定電壓條件下，將產(chǎn)生隧道效應，以實現(xiàn)電擦除操作。SiO2PS1G1D1浮

柵 擦寫柵(多晶硅)

(多晶硅)

SiO2極薄層(a)

剖面示意圖

(b)

浮柵俘獲電子示意圖圖7-2-2

EEPROM存儲單元中的T1N+N+S12021/6/12GUET

School

of

Information

&Communications17D1+21V

G10正常工作時擦寫柵加+3V電壓，浮柵積有電子電荷時，T1不能導通；浮柵無電子電荷時，T1導通。EEPROM的缺點：擦寫需要高電壓脈沖；擦寫時間長；存儲單元需兩只MOS管。讀出ＷiYj+5VG1S1D1T1T2+3V寫1ＷiYj+20VG1S1D1T1T2+20V0V寫0ＷiYj+20VG1S1D1T2021/6/12GUET

School

of

Information

&Communications181T20V+20V5.快閃存儲器（FlashMemory）。也是采用新型隧道氧化層MOS管。快閃存儲器采用單管疊柵結構的存儲單元，具有EPROM結構簡單、編程可靠的優(yōu)點，又具有EEPROM用隧道效應擦除的快捷特性，集成度很高。PSGD浮柵(a)

(b)圖7-4-8

快閃存儲器快閃存儲器特點：集成度高，容量大，成本低，使用方便，只需5V電源，很有發(fā)展前途。N+N+D2021/6/12GUET

School

of

Information

&Communications19SG位線WiVSS隧道區(qū)特點：①可隨時讀出，也可隨時寫入數(shù)據(jù)；②斷電后存儲的數(shù)據(jù)隨之消失，具有易失性。根據(jù)存儲單元的工作原理不同，RAM分為靜態(tài)RAM和動態(tài)RAM。靜態(tài)RAM:優(yōu)點:數(shù)據(jù)由觸發(fā)器記憶,只要不斷電,數(shù)據(jù)就能永久保存。缺點:存儲單元所用的管子數(shù)目多,功耗大,集成度受到限制。動態(tài)RAM:優(yōu)點:存儲單元所用的管子數(shù)目少,功耗小,集成度高。7.3

隨機存取存儲器（RAM）一、隨機存取存儲器（RAM）缺點:為避免存儲數(shù)據(jù)的丟失,必須定期刷新。2021/6/12GUET

School

of

Information

&Communications20行地址譯碼器存儲矩陣…A0A1Ai……Dm－1D0列地址譯碼器讀/寫控制電路Ai＋1An－1CSR/W…I/O0I/Om－11）SRAM的基本結構SRAM主要由存儲矩陣、地址譯碼器和讀/寫控制電路三部分組成.1.靜態(tài)隨機存儲器(SRAM)SRAM的基本結構存儲容量＝字數(shù)×位數(shù)＝2n×m位CS稱為片選信號。CS=0時，RAM工作；CS=1時，所有I/O端均為高阻狀態(tài)，不能對RAM進行讀/寫操作。R/W稱為讀/寫控制信號。R/W=1時，執(zhí)行讀操作；

R/W=0時，執(zhí)行寫操作。2021/6/12GUET

School

of

Information

&Communications212）SRAM靜態(tài)存儲單元VDDV4V2QQV1V3V5V9V7V8I/OI/O列選線Y行選線X存儲單元位線

D位線D(a)六管NMOS存儲單元無論讀出還是寫入操作，都必須使行選線X和列選線Y同時為“1”.基本RS觸發(fā)器2021/6/12GUET

School

of

Information

&Communications22其它類型的SRAM：SSRAM（Synchronous

SRAM)同步靜態(tài)隨機存取器DDR

SRAM(DoubleDataRate

SRAM)雙倍數(shù)據(jù)速率SRAMQDR

SRAM(Quad

Data

RateSRAM)四倍數(shù)據(jù)速率SRAM行地址譯碼器存儲矩陣…A0A1Ai…Dm－1D0

…列地址譯碼器讀/寫控制電路Ai＋1An－1CSR/W…I/O0I/Om－1CP2021/6/12GUET

School

of

Information

&Communications232.動態(tài)隨機存儲器(DRAM)V4V3V1V2V7V8YDD位線D位線

DC1C2CO1CO2QQ預充脈沖V5V9X存儲單元UC12021/6/12GUET

School

of

Information

&Communications24UC2UCC四管動態(tài)MOS存儲單元動態(tài)MOS存儲單元利用MOS管的柵極電容來存儲信息，但由于柵極電容的容量很小，而漏電流又不可能絕對等于0，所以電荷保存的時間有限。為了避免存儲信息的丟失，必須定時地給電容補充漏掉的電荷。通常把這種操作稱為“刷新”或“再生”。刷新之間的時間間隔一般不大于20ms。動態(tài)MOS存儲單元有四管電路、三管電路和單管電路等。V4V3V1V2V7V8Y位線D位線

DC1C2CO1CO2QQV5V9X存儲單元UC1

UC2UCCD

10四管動態(tài)MOS存儲單元寫入數(shù)據(jù)：X=Y=“1”D=1時，C2充電，寫入Q=1；D=0時，C1充電，寫入Q=0。D

01預充脈沖01

10讀出數(shù)據(jù)：CO1、CO2預充電

X=Y=“1”Q=0時，讀出D=0；Q=1時，讀出D=1；012021/6/12GUET

School

of

Information

&Communications25①寫入信息時，字線為高電平，VT導通，位線上的數(shù)據(jù)經(jīng)過VT存入CS。②讀出信息時，字線為高電平，VT管導通，這時CS經(jīng)VT向CO充電，使位線獲得讀出的信息。這是一種破壞性讀出。因此每次讀出后，要對該單元補充電荷進行刷新，同時還需要高靈敏度讀出放大器對讀出信號加以放大。單管動態(tài)MOS存儲單元字選線2021/6/12GUET

School

of

Information

&Communications26位線D(數(shù)據(jù)線)CO

輸出電容VTCS存儲電容其它類型的DRAM：SDRAM（Synchronous

DRAM)同步動態(tài)隨機存取器DDR

SDRAM(Double

DataRate

SDRAM)雙倍數(shù)據(jù)速率SDRAMQDR

SDRAM(Quad

DataRateSRAM)四倍數(shù)據(jù)速率SDRAM行地址譯碼器存儲矩陣…A0A1Ai…Dm－1D0

…列地址譯碼器讀/寫控制電路Ai＋1An－1CSR/W…I/O0I/Om－1CP2021/6/12GUET

School

of

Information

&Communications277.4

存儲器容量的擴展位擴展可以用多片芯片并聯(lián)的方式來實現(xiàn)。①各地址線、讀/寫線、片選信號對應并聯(lián)，②各芯片的I/O口作為整個RAM輸入/出數(shù)據(jù)端的一位。1.位擴展方式－－增加I/O端個數(shù)用1024×1位的RAM擴展為1024×8位RAM

－－八片I/O1

I/O2I/O1024×1RAMA0

A1

…

A9

R/W

CSI/O1024×1RAMA0

A1

…

A9

R/W

CS…I/O1024×1RAMA0

A1

…

A9

R/W

CS…I/O7……A0A1…A9R/WCS…N

=

總存儲容量一片存儲容量2021/6/12GUET

School

of

Information

&Communications282.字擴展方式－－增加地址端個數(shù)N

=

總存儲容量一片存儲容量字擴展可以利用外加譯碼器控制芯片的片選(CS)輸入端來實現(xiàn)。①各片RAM對應的數(shù)據(jù)線、讀/寫線對應并聯(lián)；②低位地址線也并聯(lián)接起來；③要增加的高位地址線，通過譯碼器譯碼，將其輸出分別接至各片的片選控制端。例：用256×8位的RAM擴展為1024×8位RAM。分析：N=4256＝28，每片有8條地址線；1024＝210，需要10條地址線；所以，需要增加2條高位地址線來控制4片分別工作，即需要一個

2-4線譯碼器。2021/6/12GUET

School

of

Information

&Communications29A0

A1I/O0…

I/O7256×8

(1)RAM…

A7

R/W

CSA0

A1I/O0…

I/O7256×8

(2)RAM…

A7

R/W

CSA0

A1…

A7

R/W

CSI/O0I/O7…256×8

(3)RAMA0

A1…A7

R/W

CSI/O0I/O7…256×8

(4)RAMA0A1……A7R/W………A8A92—4譯碼器Y0Y1Y2Y3I/O02021/6/12GUET

School

of

Information

&Communications30I/O7…A0A1用256×8位的RAM擴展為1024×8位RAM的系統(tǒng)框圖可編程只讀存儲器PROM結構與陣列

(固定)D2

D1

D0或陣列

(可編程)A2

A1A0完全譯碼陣列2021/6/12GUET

School

of

Information

&Communications31實現(xiàn)組合邏輯函數(shù)：將函數(shù)寫為最小項之和形式，將對應的與項或起來即可。7.5用存儲器實現(xiàn)組合邏輯函數(shù)例：用ROM實現(xiàn)4位二進制到格雷碼的轉換。

1、代碼轉換ABCDWXYZ000000000001000100100011001100100100011001010111011001010111010010001100100111011010111110111110110010101101101111101001111110002021/6/12GUET

School

of

Information

&Communications32①列狀態(tài)轉換真值表：②由真值表寫出最小項之和表達式。W=∑m(8~15）X=∑m(4~11）Y=∑m(2~5、10~13）Z=∑

(1~2、5~6、9~10、13~14）m③根據(jù)最小項畫出與、或點陣圖☆先畫地址譯碼器，四變量，八輸入，十六個最小項，8X16陣列?！钤佼嫽蜿嚵?，只有四輸出，每個輸出按最小項加表示。共4X16陣列。WAABBCCDDXYZ0

1

2

3

4

5

6

7

8

9101

12131415W=∑m(8~15）X=∑m(4~11）Y=∑m(2~5、10~13）Z=∑m(1~2、5~6、9~10、13~14）全部最小項把需要的最小項相加點陣圖相當于將真值表存入PROM。與陣列：不可編程，所有最小項都必須全部畫出?；蜿嚵校嚎删幊蹋鶕?jù)要求選用。PROM選用PROM實現(xiàn)：令：PROM地址碼A3~A0=ABCD則PROM

Q3~Q0=WXYZ32021/6/12GUET

School

of

Information

&Communications33AA2A1A03Q2QQ1Q000

01

11

1001AB00

01

11100111111111F2

=

m

(0，5，7）ABAB0001

1110011111例：用ROM實現(xiàn)多輸出函數(shù)F1

=

AC

+

BC

+

ABCF2

=

AC

+

ABCF

=

A

+

BC3解：寫出最小項之和表達式mF

=

(0，3，4，6）1mF

=3

(3，4，5，6，7）01234567AABBCC1FF2F32021/6/12GUET

School

of

Information

&Communications34分析圖示電路1、74161組成模幾計數(shù)器。3、在CP作用下，分析WXYZ并說明電路的功能。2、寫出W,X,Y,Z的函數(shù)表達式。W

=DC

A

+DC

BA

+DCBAX

=

DDA

+

CBA

+

DC

BA

+

DCBA

+

DC

BA端順序輸出8421BCD碼的狀態(tài)，Y

=DBA

+DCA

+DCB

+DCBAZ

=

B

+

DC

+

DA

+

DCAWXYZ順序輸出3141592653589793的8421BCD碼，電路為一個能產(chǎn)生十六位π的函數(shù)發(fā)生器。模16計數(shù)器11110

1

2

3

45

6

7

89

10

11

12

13

14

153

2

1

0OQ3Q2Q1Q074161

CABCDWXYZCTT

CTP

CRLD

D

D

D

D12021/6/12GUET

School

of

Information

&Communications352021/6/12GUET

School

of

Information

&Communications36一、PLD發(fā)展概況自20世紀90年代以來，數(shù)字集成電路已經(jīng)歷了從SSI、MSI、LSI到VLSI的發(fā)展過程。采用SSI及MSI器件構成大型數(shù)字系統(tǒng)時，器件過多，功耗高、占用空間大，系統(tǒng)可靠性差，利用可編程邏輯器件可以解決以上問題?？删幊踢壿嬈骷≒LD：ProgramableLogicDevice)是指器件的邏輯功能可以由用戶通過軟件編程來設置。具有邏輯功能實現(xiàn)靈活、集成度高、處理速度快和可靠性高等優(yōu)點。7.6可編程邏輯器件基礎PLD

及其分類PLD分類按集成度低密度器件（集成度小于1000門/片）高密度器件（集成度大于1000門/片）按編程方式一次性編程器件多次性編程器件按邏輯功能和使用方法用戶片現(xiàn)場片2021/6/12GUET

School

of

Information

&Communications372021/6/12GUET

School

of

Information

&Communications38二、低密度可編程邏輯器件①PROM，UVEPROM、EEPROM。②PLA(ProgrammableLogicArray),可編程邏輯陣列。與或陣列均可編程。③PAL(ProgrammableArrayLogic)可編程陣列邏輯，由可編程與陣和固定或陣構成，采用熔絲編程方式，速度較快。