時序邏輯電路分析和設(shè)計

第六章時序邏輯電路分析和設(shè)計6.2時序邏輯電路的一般分析方法6.3時序邏輯電路的設(shè)計方法6.4計數(shù)器6.5數(shù)碼存放器與移位存放器6.1時序邏輯電路的根本概念重慶工學(xué)院電子信息與自動化學(xué)院6.1時序邏輯電路的根本概念一、時序邏輯電路的結(jié)構(gòu)及特點時序邏輯電路：任何一個時刻的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，還與電路的原狀態(tài)有關(guān)。時序電路的特點：〔1〕含有記憶元件〔最常用的是觸發(fā)器〕。〔2〕具有反響通道。

時序數(shù)字電路輸出邏輯函數(shù)的一般表達(dá)式為:Zi〔t〕=Fi[X1〔t〕，…，Xn〔t〕,Q1〔t〕…，Qk〔t〕](i=1，2，3…，m)輸出量是與外部輸入Xn和存儲局部的狀態(tài)變量Qk有關(guān)的時間函數(shù)。它的存儲局部控制布爾函數(shù)或稱狀態(tài)控制函數(shù)(驅(qū)動方程)，表達(dá)式為：Di〔t〕=Gi[X1〔t〕，…，Xn〔t〕,Q1〔t〕…，Qk〔t〕](i=1，2，3…，m)Qn+1為下一時刻的新狀態(tài)，Qn為現(xiàn)狀態(tài)。代入存儲單元本身的特征方程得到狀態(tài)方程為:

Qn+1=Hi(Di(t),Qn)一、分析時序邏輯電路的一般步驟1．由邏輯圖寫出以下各邏輯方程式：〔1〕各觸發(fā)器的時鐘方程?！?〕時序電路的輸出方程。〔3〕各觸發(fā)器的驅(qū)動方程。2．將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得時序邏輯電路的狀態(tài)方程。3．根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。4．根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。6.2時序邏輯電路的一般分析方法二、同步時序邏輯電路的分析舉例例：試分析如下圖的時序輯電路。解：該電路為同步時序邏輯電路，時鐘方程可以不寫?！?〕寫出輸出方程：〔2〕寫出驅(qū)動方程：〔3〕寫出JK觸發(fā)器的特性方程，然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：〔4〕作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖①當(dāng)X=0時：觸發(fā)器的次態(tài)方程簡化為：作出X=0的狀態(tài)表：輸出方程簡化為：000101100100001②當(dāng)X=1時：觸發(fā)器的次態(tài)方程簡化為：作出X=1的狀態(tài)表：將X=0與X=1的狀態(tài)圖合并起來得完整的狀態(tài)圖。輸出方程簡化為：

各觸發(fā)器的次態(tài)方程：001010011010000

根據(jù)狀態(tài)表或狀態(tài)圖，可畫出在CP脈沖作用下電路的時序圖。〔5〕畫時序波形圖?！?〕邏輯功能分析：當(dāng)X=1時，按照減1規(guī)律從10→01→00→10循環(huán)變化，并每當(dāng)轉(zhuǎn)換為00狀態(tài)〔最小數(shù)〕時，輸出Z=1。該電路一共有3個狀態(tài)00、01、10。當(dāng)X=0時，按照加1規(guī)律從00→01→10→00循環(huán)變化，并每當(dāng)轉(zhuǎn)換為10狀態(tài)〔最大數(shù)〕時，輸出Z=1。所以該電路是一個可的3進(jìn)制計數(shù)器。CP1=Q0〔當(dāng)FF0的Q0由0→1時，Q1才可能改變狀態(tài)?！橙?、異步時序邏輯電路的分析舉例例：試分析如下圖的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：〔1〕寫出各邏輯方程式。①時鐘方程：CP0=CP〔時鐘脈沖源的上升沿觸發(fā)?！尝谳敵龇匠蹋孩鄹饔|發(fā)器的驅(qū)動方程：〔3〕作狀態(tài)轉(zhuǎn)換表?！?〕將各驅(qū)動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：CP由0→1時此式有效）

（Q0由0→1時此式有效）

CP1=Q0①時鐘方程：CP0=CP001000↑↑1111↑0101010↑↑0100↑0〔4〕作狀態(tài)轉(zhuǎn)換圖、時序圖?！?〕邏輯功能分析該電路一共有4個狀態(tài)00、01、10、11，在CP作用下，按照減1規(guī)律循環(huán)變化，所以是一個4進(jìn)制減法計數(shù)器，Z是借位信號。異步電路演示例：試分析如下圖的時序邏輯電路?！?〕寫出時鐘方程,驅(qū)動方程:〔2〕將各驅(qū)動方程代入觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程〔3〕狀態(tài)轉(zhuǎn)換表(真值表〕〔4〕作狀態(tài)轉(zhuǎn)換圖、時序圖。6.3時序邏輯電路的設(shè)計方法一、同步時序邏輯電路的設(shè)計方法1．同步時序邏輯電路的設(shè)計步驟〔3〕狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給簡化狀態(tài)圖〔表〕中各個狀態(tài)?！?〕根據(jù)設(shè)計要求，設(shè)定狀態(tài)，導(dǎo)出對應(yīng)狀態(tài)圖或狀態(tài)表?！?〕狀態(tài)化簡。消去多余的狀態(tài)，得簡化狀態(tài)圖〔表〕?！?〕選擇觸發(fā)器的類型?！?〕根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導(dǎo)出待設(shè)計電路的輸出方程和驅(qū)動方程?！?〕根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖?！?〕檢查電路能否自啟動。２．同步計數(shù)器的設(shè)計舉例例

設(shè)計一個同步5進(jìn)制加法計數(shù)器〔2〕狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。(1〕根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。S0S1S2S3S4狀態(tài)轉(zhuǎn)換順序00001Y輸出001010011100000Q1n+1

Q1n+1

Q0n+1

次態(tài)000001010011100Q2n

Q1n

Q0n

現(xiàn)態(tài)狀態(tài)轉(zhuǎn)換編碼表〔3〕選擇觸發(fā)器。選用JK觸發(fā)器?！?〕求各觸發(fā)器的驅(qū)動方程和進(jìn)位輸出方程。列出JK觸發(fā)器的驅(qū)動表，畫出電路的次態(tài)卡諾圖。00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動表

根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖：00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動表

×0×0×1×01×××××××00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動表

0×1××1×00×××××××1××1×11×0×××××××再畫出輸出卡諾圖

可得電路的輸出方程：〔5〕將各驅(qū)動方程歸納如下：〔6〕畫邏輯圖。利用邏輯分析的方法畫出電路完整的狀態(tài)圖?！?〕檢查能否自啟動

可見，如果電路進(jìn)入無效狀態(tài)101、110、111時，在CP脈沖作用下，分別進(jìn)入有效狀態(tài)010、010、000。所以電路能夠自啟動。３．一般時序邏輯電路的設(shè)計舉例

典型的時序邏輯電路具有外部輸入變量X，所以設(shè)計過程要復(fù)雜一些。S0——初始狀態(tài)或沒有收到1時的狀態(tài)；例設(shè)計一個串行數(shù)據(jù)檢測器。該檢測器有一個輸入端X，它的功能是對輸入信號進(jìn)行檢測。當(dāng)連續(xù)輸入三個1〔以及三個以上1〕時，該電路輸出Y=1，否那么輸出Y=0。解：〔1〕根據(jù)設(shè)計要求，設(shè)定狀態(tài):S2——連續(xù)收到兩個1后的狀態(tài)；S1——收到一個1后的狀態(tài)；S3——連續(xù)收到三個1〔以及三個以上1〕后的狀態(tài)。〔3〕狀態(tài)化簡。觀察上圖可知，S2和S3是等價狀態(tài)，所以將S2和S3合并，并用S2表示，得簡化狀態(tài)圖:〔2〕根據(jù)題意可畫出始狀態(tài)轉(zhuǎn)移表(圖)：狀態(tài)轉(zhuǎn)移表〔4〕狀態(tài)分配。該電路有3個狀態(tài)，可以用2位二進(jìn)制代碼組合〔00、01、10、11〕中的三個代碼表示。本例取S0=00、S1=01、S2=11?！?〕求出狀態(tài)方程、輸出方程和驅(qū)動方程。由輸出卡諾圖可得電路的輸出方程：狀態(tài)轉(zhuǎn)換真值表01010101000001xxY輸出

000100110011xxxxQ1n+1

Q0n+1

次態(tài)

0000010111111010Q1n

Q0n

現(xiàn)態(tài)輸入X〔5〕列出狀態(tài)轉(zhuǎn)換真值表。根據(jù)狀態(tài)卡諾圖，寫出狀態(tài)方程：

選擇觸發(fā)器，求驅(qū)動方程：000011××Qn001nQ100100111Qn+11X000×111×Qn+10n001nQ100100111QX如選D觸發(fā)器：如選JK觸發(fā)器：如選Ｄ觸發(fā)器：〔1〕建立原始狀態(tài)圖和狀態(tài)表根據(jù)設(shè)計命題要求初步畫出的狀態(tài)圖和狀態(tài)表，稱為原始狀態(tài)圖和原始狀態(tài)表，它們可能包含多余狀態(tài)。從文字描述的命題到原始狀態(tài)圖的建立往往沒有明顯的規(guī)律可循，因此，在時序電路設(shè)計中這是較關(guān)鍵的一步。畫原始狀態(tài)圖、列原始狀態(tài)表一般按以下步驟進(jìn)行：①分析題意，確定輸入、輸出變量。②設(shè)置狀態(tài)。首先確定有多少種信息需要記憶，然后對每一種需要記憶的信息設(shè)置一個狀態(tài)并用字母表示。③確定狀態(tài)之間的轉(zhuǎn)換關(guān)系，畫出原始狀態(tài)圖，列出原始狀態(tài)表。４．一般時序邏輯電路設(shè)計的幾個問題例設(shè)計一個‘111’串行數(shù)據(jù)檢測器。①定義狀態(tài)和列出原始狀態(tài)表:為了正確檢測輸入序列，該檢測器只有在“記憶〞前兩位輸入序列為‘11’后，再輸入‘1’時，輸出才為‘1’。所以需要定義“記憶〞前兩位輸入序列的狀態(tài)為A(00)，B(01)，C(10)，D(11)四種情況。列出原始狀態(tài)表:狀態(tài)轉(zhuǎn)移表

解：①確定輸入變量和輸出變量。輸入變量X為串行輸入余3碼，高位在前，低位在后；輸出變量Z為誤碼輸出。例建立一個余3碼誤碼檢測器的原始狀態(tài)圖和原始狀態(tài)表余3碼高位在前、低位在后串行地加到檢測器的輸入端。電路每接收一組代碼，即在收到第四位代碼時判斷一下。假設(shè)是錯誤代碼，那么輸出為1，否那么輸出為0，電路又回到初始狀態(tài)并開始接收下一組代碼。②設(shè)置狀態(tài)。該電路屬于串行碼組檢測，對輸入序列每四位一組進(jìn)行檢測后才復(fù)位，以表示前一組代碼已檢測結(jié)束并準(zhǔn)備下一組代碼的檢測，因此，初始狀態(tài)表示電路準(zhǔn)備開始檢測一組代碼。從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個狀態(tài)。例如，電路處于初始狀態(tài)S0，收到余3碼的第一位〔最高位〕，代碼可能是1，也可能是0。假設(shè)為0，狀態(tài)轉(zhuǎn)到S1分支；假設(shè)為1，狀態(tài)轉(zhuǎn)到S2分支。當(dāng)電路分別處于S1或S2狀態(tài)時，表示電路將接收第二位代碼，當(dāng)?shù)诙淮a到達(dá)，由S1派生出S3和S4分支，由S2派生出S9和S10分支。假設(shè)電路處于S5，表示已收到了輸入序列的高三位〔余3碼的高三位〕為000，因而，不管收到第四位數(shù)碼是0還是1，均應(yīng)回到S0狀態(tài)〔一組代碼檢測結(jié)束〕，且輸出Z=1，表示收到的是錯誤代碼。余3碼誤碼檢測器的原始狀態(tài)圖(2)狀態(tài)化簡

在建立原始狀態(tài)圖和原始狀態(tài)表時，將重點放在正確地反映設(shè)計要求上，因而往往可能會多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個數(shù)。對于具有M個狀態(tài)的時序電路來說，所需觸發(fā)器的個數(shù)n由下式?jīng)Q定：

可見，狀態(tài)數(shù)目減少會使觸發(fā)器的數(shù)目減少并簡化電路。因此，狀態(tài)簡化的目的就是要消去多余狀態(tài)，以得到最簡狀態(tài)圖和最簡狀態(tài)表。

①狀態(tài)的等價:設(shè)Si和Sj是原始狀態(tài)表中的兩個狀態(tài)，假設(shè)分別以Si和Sj為初始狀態(tài)，參加任意的輸入序列，電路均產(chǎn)生相同的輸出序列，B并且兩個狀態(tài)的轉(zhuǎn)移效果相同，那么稱Si和Sj是等價狀態(tài)或等價狀態(tài)對，記作［SiSj］。但凡相互等價的狀態(tài)都可以合并成一個狀態(tài)。在狀態(tài)表中判斷兩個狀態(tài)是否等價的具體條件如下：

第一：在相同的輸入條件下都有相同的輸出。第二：兩個狀態(tài)的轉(zhuǎn)移效果相同。這可能有三種情況：①次態(tài)相同;②次態(tài)交錯;③次態(tài)互為隱含條件。

余3碼誤碼檢測器的原始狀態(tài)表例如，原始狀態(tài)表中，對于狀態(tài)S2和S5，當(dāng)輸入X=0時，輸出相同〔輸出都為1〕，次態(tài)也相同〔次態(tài)都為S5〕；當(dāng)輸入X=1時，輸出相同〔輸出都為0〕，次態(tài)也相同〔次態(tài)都為S3〕。即可以確定，假設(shè)分別以S2和S5為初始狀態(tài)，參加任意的輸入序列，電路均產(chǎn)生相同的輸出序列。因此，狀態(tài)S2和S5為等價狀態(tài)，記作［S2S5］。再看S6和S7兩個狀態(tài)。當(dāng)輸入X=1時，輸出相同，次態(tài)也相同；當(dāng)輸入X=0時，次態(tài)交錯。這說明無論以S6還是以S7為初始狀態(tài)，在接收到輸入1以前將不斷地在S6和S7之間相互轉(zhuǎn)換，且保持輸出為1；一旦收到了輸入1，那么都轉(zhuǎn)向S5。因此，從轉(zhuǎn)移效果來看它們是相同的，這兩個狀態(tài)等價，記作［S6S7］。對于S1和S3這兩個狀態(tài)，當(dāng)輸入X=1時，輸出相同，次態(tài)交錯；當(dāng)輸入X=0時，輸出相同，次態(tài)分別是S2和S4，而S2和S4是否等價的隱含條件是S1和S3等價，這就是互為隱含條件的情況，其轉(zhuǎn)移效果也是相同的，所以S1和S3等價，S2和S4也等價，記作［S1，S3］、［S2，S4］。余3碼誤碼檢測器的原始狀態(tài)表等價狀態(tài)具有傳遞性：假設(shè)Si和Sj等價，Si和Sk等價，那么Sj和Sk也等價，記作［SjSk］。相互等價狀態(tài)的集合稱為等價類，凡不被其它等價類所包含的等價類稱為最大等價類。例如，根據(jù)等價狀態(tài)的傳遞性可知，假設(shè)有［SiSj］和［SiSk］，那么有［SjSk］，它們都稱為等價類，而只有［SiSjSk］才是最大等價類。另外，在狀態(tài)表中，假設(shè)某一狀態(tài)和其它狀態(tài)都不等價，那么其本身就是一個最大等價類。狀態(tài)表的化簡，實際就是尋找所有最大等價類，并將最大等價類合并，最后得到最簡狀態(tài)表。所以，所有最大等價類為［S1S3］［S2S4S5］［S6S7］，化簡后的狀態(tài)表如下所示。最簡狀態(tài)表

②隱含表化簡

a.建隱含表

b.順序比較:對原始狀態(tài)表中的每一對狀態(tài)逐一比較，結(jié)果有三種情況：①狀態(tài)對肯定不等價，在小格內(nèi)填×。②狀態(tài)對肯定等價，在小格內(nèi)填。③狀態(tài)是否等價取決于隱含條件的，那么把隱含狀態(tài)對填入，需作進(jìn)一步比較。S1S2S3S4S5S6S2S3S4S5S6S7c.關(guān)連比較:對順序比較中需要進(jìn)一步比較的狀態(tài)對進(jìn)行比較.d.找出最大等價類.e.列出最簡狀態(tài)表.余3碼誤碼檢測器的原始狀態(tài)表S2S3S4S5S6S7S1S2S3S4S5S62,45,73,55,63,51,35,71,55,61,55,73,55,63,5隱含表簡化狀態(tài)

××××××其等價狀態(tài)為：［S1S3］［S2S4S5］［S6S7］(3)狀態(tài)分配狀態(tài)分配是指將狀態(tài)表中每一個字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到代碼形式的狀態(tài)表〔二進(jìn)制狀態(tài)表〕，以便求出鼓勵函數(shù)和輸出函數(shù)，最后完成時序電路的設(shè)計。狀態(tài)分配適宜與否，雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計的時序電路的復(fù)雜程度有一定的影響。然而，要得到最正確分配方案是很困難的。這首先是因為編碼的方案太多，如果觸發(fā)器的個數(shù)為n，實際狀態(tài)數(shù)為M，那么一共有2n種不同代碼。假設(shè)要將2n種代碼分配到M個狀態(tài)中去，并考慮到一些實際情況，有效的分配方案數(shù)為:可見，當(dāng)M增大時，N值將急劇增加，要尋找一個最正確方案很困難。此外，雖然人們已提出了許多算法，但也都還不成熟，因此在理論上這個問題還沒解決。在眾多算法中，相鄰法比較直觀、簡單，便于采用。它有三條原那么，即符合以下條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼：①具有相同次態(tài)的現(xiàn)態(tài)。②同一現(xiàn)態(tài)下的次態(tài)。③具有相同輸出的現(xiàn)態(tài)。三條原那么以第一條為主，兼顧第二、第三條。二、異步時序邏輯電路的設(shè)計方法

異步時序電路的設(shè)計比同步電路多一步，即求各觸發(fā)器的時鐘方程?！?〕根據(jù)設(shè)計要求，設(shè)定7個狀態(tài)S0～S6。進(jìn)行狀態(tài)編碼后，列出狀態(tài)轉(zhuǎn)換表。例

設(shè)計一個異步7進(jìn)制加法計數(shù)器.〔2〕選擇觸發(fā)器。本例選用下降沿觸發(fā)的JK觸發(fā)器。〔3〕求各觸發(fā)器的時鐘方程，即為各觸發(fā)器選擇時鐘信號。為觸發(fā)器選擇時鐘信號的原那么是：①觸發(fā)器狀態(tài)需要翻轉(zhuǎn)時，必須要有時鐘信號的翻轉(zhuǎn)沿送到。②觸發(fā)器狀態(tài)不需翻轉(zhuǎn)時，“多余的〞時鐘信號越少越好。畫出7進(jìn)制計數(shù)器的時序圖：根據(jù)上述原那么，選：〔4〕求各觸發(fā)器的驅(qū)動方程和進(jìn)位輸出方程。畫出電路的次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動表：由次態(tài)卡諾圖和觸發(fā)器的驅(qū)動表求驅(qū)動方程：00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動表

×1××××××××××××1×00011011Qn→Qn+10×1××1×0JK

JK觸發(fā)器的驅(qū)動表

×0×11×0××××101××1××11××0×11××1××〔5〕畫邏輯圖。

將各驅(qū)動方程歸納如下：再畫出輸出卡諾圖，000000×1得電路的輸出方程：用邏輯分析的方法畫出電路完整的狀態(tài)圖：〔6〕檢查能否自啟動?？梢?，當(dāng)電路進(jìn)入無效狀態(tài)111時，在CP脈沖作用下可進(jìn)入有效狀態(tài)000。所以電路能夠自啟動。計數(shù)器——用以統(tǒng)計輸入脈沖CP個數(shù)的電路。

6.4計數(shù)器計數(shù)器的分類：〔2〕按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器?！?〕按計數(shù)進(jìn)制可分為二進(jìn)制計數(shù)器和非二進(jìn)制計數(shù)器。非二進(jìn)制計數(shù)器中最典型的是十進(jìn)制計數(shù)器?！?〕按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。

一、二進(jìn)制計數(shù)器1．二進(jìn)制異步計數(shù)器〔1〕二進(jìn)制異步加法計數(shù)器〔4位〕工作原理：4個JK觸發(fā)器都接成T’觸發(fā)器。每當(dāng)Q2由1變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。每來一個CP的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)Q0由1變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；用“觀察法〞作出該電路的時序波形圖和狀態(tài)圖。

由時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計數(shù)器也可作為分頻器。〔2〕二進(jìn)制異步減法計數(shù)器用4個上升沿觸發(fā)的D觸發(fā)器組成的4位異步二進(jìn)制減法計數(shù)器。工作原理：D觸發(fā)器也都接成T’觸發(fā)器。由于是上升沿觸發(fā)，那么應(yīng)將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從Q端取借位信號。它也同樣具有分頻作用。二進(jìn)制異步減法計數(shù)器的時序波形圖和狀態(tài)圖。在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進(jìn)位信號〔加計數(shù)〕或借位信號〔減計數(shù)〕之后才能實現(xiàn)，所以工作速度較低。為了提高計數(shù)速度，可采用同步計數(shù)器。2．二進(jìn)制同步計數(shù)器〔1〕二進(jìn)制同步加法計數(shù)器由于該計數(shù)器的翻轉(zhuǎn)規(guī)律性較強(qiáng)，只需用“觀察法〞就可設(shè)計出電路：因為是“同步〞方式，所以將所有觸發(fā)器的CP端連在一起，接計數(shù)脈沖。然后分析狀態(tài)圖，選擇適當(dāng)?shù)腏K信號。分析狀態(tài)圖可見：FF0：每來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：J0=K0=1FF1：當(dāng)Q0=1時，來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：J1=K1=Q0FF2：當(dāng)Q0Q1=1時，來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：J2=K2=Q0Q1FF3：當(dāng)Q0Q1Q2=1時，來一個CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選：J3=K3=Q0Q1Q2〔2〕二進(jìn)制同步減法計數(shù)器分析4位二進(jìn)制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅(qū)動方程改為：將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/減控制信號X便構(gòu)成4位二進(jìn)制同步可逆計數(shù)器，各觸發(fā)器的驅(qū)動方程為：就構(gòu)成了4位二進(jìn)制同步減法計數(shù)器?！?〕二進(jìn)制同步可逆計數(shù)器

當(dāng)控制信號X=1時，F(xiàn)F1～FF3中的各J、K端分別與低位各觸發(fā)器的Q端相連，作加法計數(shù)。作出二進(jìn)制同步可逆計數(shù)器的邏輯圖：實現(xiàn)了可逆計數(shù)器的功能。當(dāng)控制信號X=0時，F(xiàn)F1～FF3中的各J、K端分別與低位各觸發(fā)器的端相連，作減法計數(shù)。3．集成二進(jìn)制計數(shù)器舉例〔1〕4位二進(jìn)制同步加法計數(shù)器74161①異步清零。74161具有以下功能：③計數(shù)。②同步并行預(yù)置數(shù)。RCO為進(jìn)位輸出端。④保持。01111RD清零×0111LD預(yù)置××××0××011EPET使能×↑××↑CP時鐘××××d3d2d1d0××××××××××××D3D2D1D0預(yù)置數(shù)據(jù)輸入0000d3d2d1d0保持保持計數(shù)Q3Q2Q1Q0輸出工作模式異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計數(shù)74161的功能表〔2〕4位二進(jìn)制同步可逆計數(shù)器741910111LD預(yù)置×100EN使能××01D/U加/減控制××↑↑CP時鐘d3d2d1d0××××××××××××D3D2D1D0預(yù)置數(shù)據(jù)輸入d3d2d1d0保持計數(shù)計數(shù)Q3Q2Q1Q0輸出工作模式異步置數(shù)數(shù)據(jù)保持加法計數(shù)減法計數(shù)74191的功能表二、非二進(jìn)制計數(shù)器N進(jìn)制計數(shù)器又稱模N計數(shù)器。當(dāng)N=2n時，就是前面討論的n位二進(jìn)制計數(shù)器；當(dāng)N≠2n時，為非二進(jìn)制計數(shù)器。非二進(jìn)制計數(shù)器中最常用的是十進(jìn)制計數(shù)器。1．8421BCD碼同步十進(jìn)制加法計數(shù)器用前面介紹的同步時序邏輯電路分析方法對該電路進(jìn)行分析?！?〕寫出驅(qū)動方程：然后將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程:〔2〕轉(zhuǎn)換成次態(tài)方程：先寫出JK觸發(fā)器的特性方程〔3〕作狀態(tài)轉(zhuǎn)換表。設(shè)初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進(jìn)行計算，得狀態(tài)轉(zhuǎn)換表。00001000000100100011010001010110011110001001010011000010000010100110111000011001〔4〕作狀態(tài)圖和時序圖?！?〕檢查電路能否自啟動用同樣的分析方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉(zhuǎn)換圖。由于電路中有4個觸發(fā)器，它們的狀態(tài)組合共有16種。而在8421BCD碼計數(shù)器中只用了10種，稱為有效狀態(tài)。其余6種狀態(tài)稱為無效狀態(tài)。當(dāng)由于某種原因，使計數(shù)器進(jìn)入無效狀態(tài)時，如果能在時鐘信號作用下，最終進(jìn)入有效狀態(tài)，我們就稱該電路具有自啟動能力。可見，該計數(shù)器能夠自啟動。2．8421BCD碼異步十進(jìn)制加法計數(shù)器CP2=Q1〔當(dāng)FF1的Q1由1→0時，Q2才可能改變狀態(tài)。〕用前面介紹的異步時序邏輯電路分析方法對該電路進(jìn)行分析：〔1〕寫出各邏輯方程式。①時鐘方程：CP0=CP〔時鐘脈沖源的下降沿觸發(fā)。〕CP1=Q0〔當(dāng)FF0的Q0由1→0時，Q1才可能改變狀態(tài)。)CP3=Q0〔當(dāng)FF0的Q0由1→0時，Q3才可能改變狀態(tài))②各觸發(fā)器的驅(qū)動方程：〔2〕將各驅(qū)動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：（CP由1→0時此式有效）（Q0由1→0時此式有效）

（Q1由1→0時此式有效）（Q0由1→0時此式有效）

〔3〕作狀態(tài)轉(zhuǎn)換表。設(shè)初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進(jìn)行計算，得狀態(tài)轉(zhuǎn)換表。（CP由1→0時）（Q0由1→0時）

（Q1由1→0時）（Q0由1→0時）

00000001001000110100010101100111100010011000010011000010000010100110111000011001↓000↓↓0↓↓000↓↓↓↓↓↓0↓↓000↓↓0↓↓000↓↓↓↓↓0013．集成十進(jìn)制計數(shù)器舉例〔1〕8421BCD碼同步加法計數(shù)器7416001111RD清零×0111LD預(yù)置××××0××011EPET使能×↑××↑CP時鐘××××d3d2d1d0××××××××××××D3D2D1D0預(yù)置數(shù)據(jù)輸入0000d3d2d1d0保持保持十進(jìn)制計數(shù)Q3Q2Q1Q0輸出工作模式異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計數(shù)74160的功能表〔2〕二—五—十進(jìn)制異步加法計數(shù)器74290二進(jìn)制計數(shù)器的時鐘輸入端為CP1，輸出端為Q0；五進(jìn)制計數(shù)器的時鐘輸入端為CP2，輸出端為Q1、Q2、Q3。74290包含一個獨立的1位二進(jìn)制計數(shù)器和一個獨立的五進(jìn)制計數(shù)器。如果將Q0與CP2相連，CP1作時鐘輸入端，Q0～Q3作輸出端，那么為8421BCD碼十進(jìn)制計數(shù)器。如果將Q3與CP0相連，CP2作時鐘輸入端，從高位到低位的輸出為Q0Q3Q2Q1時，那么構(gòu)成5421BCD碼十進(jìn)制計數(shù)器。

74290的功能：

①異步清零。

③計數(shù)。②異步置數(shù)〔置9〕。7490

演示三、集成計數(shù)器的應(yīng)用〔1〕同步級聯(lián)。例：用兩片4位二進(jìn)制加法計數(shù)器74161采用同步級聯(lián)方式構(gòu)成的8位二進(jìn)制同步加法計數(shù)器，模為16×16=256。1．計數(shù)器的級聯(lián)〔2〕異步級聯(lián)例：用兩片74191采用異步級聯(lián)方式構(gòu)成8位二進(jìn)制異步可逆計數(shù)器?！?〕用計數(shù)器的輸出端作進(jìn)位/借位端有的集成計數(shù)器沒有進(jìn)位/借位輸出端，這時可根據(jù)具體情況，用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進(jìn)位/借位。例：用兩片74290采用異步級聯(lián)方式組成的二位8421BCD碼十進(jìn)制加法計數(shù)器。模為10×10=1002．組成任意進(jìn)制計數(shù)器〔1〕異步清零法——適用于具有異步清零端的集成計數(shù)器。例：用集成計數(shù)器74160和與非門組成的6進(jìn)制計數(shù)器。EWB演示——160組成6進(jìn)制〔2〕同步清零法同步清零法適用于具有同步清零端的集成計數(shù)器。例：用集成計數(shù)器74163和與非門組成的6進(jìn)制計數(shù)器。EWB演示——163組成6進(jìn)制〔3〕異步預(yù)置數(shù)法異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成計數(shù)器。例：用集成計數(shù)器74191和與非門組成的余3碼10進(jìn)制計數(shù)器。EWB演示——191組成余3碼十進(jìn)制〔4〕同步預(yù)置數(shù)法同步預(yù)置數(shù)法適用于具有同步預(yù)置端的集成計數(shù)器。例：用集成計數(shù)器74160和與非門組成的7進(jìn)制計數(shù)器。EWB演示——160組成7進(jìn)制計數(shù)器演示例

用74160組成48進(jìn)制計數(shù)器。先將兩芯片采用同步級聯(lián)方式連接成100進(jìn)制計數(shù)器，然后再用異步清零法組成了48進(jìn)制計數(shù)器。解：因為N＝48，而74160為模10計數(shù)器，所以要用兩片74160構(gòu)成.。例

用74161組成12進(jìn)制計數(shù)器。01234567891011計數(shù)脈沖序號電路狀態(tài)00000101*0110011110001001101010111100110111101111Q3Q2Q1Q001234567891011計數(shù)脈沖序號電路狀態(tài)00000011*010001010110011110001011*1100110111101111Q3Q2Q1Q03．組成分頻器前面提到，模N計數(shù)器進(jìn)位輸出端輸出脈沖的頻率是輸入脈沖頻率的1/N，因此可用模N計數(shù)器組成N分頻器。解：因為32768=215，經(jīng)15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯(lián)，從高位片〔4〕的Q2輸出即可。例

某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。4．組成序列信號發(fā)生器序列信號——在時鐘脈沖作用下產(chǎn)生的一串周期性的二進(jìn)制信號。例：用74161及門電路構(gòu)成序列信號發(fā)生器。其中74161與G1構(gòu)成了一個模5計數(shù)器。，因此，這是一個01010序列信號發(fā)生器，序列長度P=5。01010Z輸出001010011100000Q1n+1

Q1n+1

Q0n+1

次態(tài)000001010011100Q2n

Q1n

Q0n

現(xiàn)態(tài)狀態(tài)表例

試用計數(shù)器74161和數(shù)據(jù)選擇器設(shè)計一個01100011序列發(fā)生器。解：由于序列長度P=8，故將74161構(gòu)成模8計數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列。5．組成脈沖分配器6.5數(shù)碼存放器與移位存放器集成數(shù)碼存放器74LSl75：一、數(shù)碼存放器數(shù)碼存放器——存儲二進(jìn)制數(shù)碼的時序電路組件74LS175的功能:RD是異步清零控制端