數(shù)字電路邏輯設(shè)計第四章

數(shù)字電路邏輯設(shè)計第四章1第1頁，課件共55頁，創(chuàng)作于2023年2月

第4章組合邏輯電路

組合邏輯電路設(shè)計組合邏輯電路分析

本章重點

2第2頁，課件共55頁，創(chuàng)作于2023年2月數(shù)字系統(tǒng)邏輯電路組合邏輯電路時序邏輯電路3第3頁，課件共55頁，創(chuàng)作于2023年2月組合邏輯電路的特點

結(jié)構(gòu)特點：基本上由門電路組成；只有從輸入端到輸出端的直接通路，而沒有從輸出端到輸入端的反饋回路；電路中不包含具有記憶功能的存儲元件邏輯特點：任何時刻電路的輸出僅僅取決于該時刻的輸入信號，而與這一時刻輸入信號作用之前電路原來所處的狀態(tài)無關(guān)4第4頁，課件共55頁，創(chuàng)作于2023年2月組合邏輯電路的一般框圖描述

組合邏輯電路x1x2xnZ1Z2ZnZ1＝f1

(x1，x2,…xn)Z2＝f2

(x1，x2,…xn)Zn＝fn

(x1，x2,…xn)5第5頁，課件共55頁，創(chuàng)作于2023年2月

4.1組合邏輯電路分析

分析目的--根據(jù)給定邏輯電路，找出該電路的邏輯功能組合邏輯電路分析是建立在邏輯代數(shù)基礎(chǔ)上的，大部分分析步驟與邏輯函數(shù)的運(yùn)算、化簡和變換有關(guān)；常見的典型組合邏輯電路有：編碼器、譯碼器、數(shù)據(jù)選擇/分配器、全加器、數(shù)值比較器、奇偶產(chǎn)生/校驗器等6第6頁，課件共55頁，創(chuàng)作于2023年2月組合邏輯電路分析例ABA＋BA＋BABF11≥1≥1≥1(真值表略)異或邏輯

4.1組合邏輯電路分析

7第7頁，課件共55頁，創(chuàng)作于2023年2月

4.1組合邏輯電路分析

組合邏輯電路分析的一般步驟邏輯圖逐級寫出輸出表達(dá)式化簡和變換列真值表概括電路邏輯功能8第8頁，課件共55頁，創(chuàng)作于2023年2月組合邏輯電路分析例&&&ABF11ABABA·B(真值表略)同或邏輯4.1組合邏輯電路分析

9第9頁，課件共55頁，創(chuàng)作于2023年2月11011001+)

加數(shù)

10第10頁，課件共55頁，創(chuàng)作于2023年2月11011001+)01

加數(shù)和進(jìn)位11第11頁，課件共55頁，創(chuàng)作于2023年2月11011001+)1001

加數(shù)和進(jìn)位12第12頁，課件共55頁，創(chuàng)作于2023年2月11011001+)110001

加數(shù)和進(jìn)位13第13頁，課件共55頁，創(chuàng)作于2023年2月11011001+)01101001

加數(shù)和進(jìn)位14第14頁，課件共55頁，創(chuàng)作于2023年2月11011001+)101101001

加數(shù)和進(jìn)位15第15頁，課件共55頁，創(chuàng)作于2023年2月11011001+)101101001

加數(shù)和進(jìn)位逢二進(jìn)一各位相加時實際上是兩個加數(shù)和低位來的進(jìn)位三個數(shù)相加各位加法運(yùn)算產(chǎn)生的結(jié)果都是本位和和向高位的進(jìn)位16第16頁，課件共55頁，創(chuàng)作于2023年2月

4.1.1半加器

加法運(yùn)算規(guī)律：11011001+)101101001

加數(shù)和進(jìn)位逢二進(jìn)一各位相加時實際上是兩個加數(shù)和低位來的進(jìn)位三個數(shù)相加各位加法運(yùn)算產(chǎn)生的結(jié)果都是本位和和向高位的進(jìn)位17第17頁，課件共55頁，創(chuàng)作于2023年2月

4.1.1全加器

半加運(yùn)算和半加器

僅僅是兩個加數(shù)相加求和，不考慮低位進(jìn)位，稱為半加運(yùn)算。半加運(yùn)算產(chǎn)生“半加和”和“半加進(jìn)位”，半加運(yùn)算是一種過渡性的不完整加法運(yùn)算。能完成半加運(yùn)算的電路稱為半加器18第18頁，課件共55頁，創(chuàng)作于2023年2月半加器ABS′CO′0000011010101101列出半加運(yùn)算的真值表，進(jìn)而得出半加器的邏輯函數(shù)表達(dá)式和邏輯圖&=1ABS′CO′∑ABS′CO′半加器邏輯符號

4.1.1全加器

19第19頁，課件共55頁，創(chuàng)作于2023年2月ABCI=1=1&&&FCO20第20頁，課件共55頁，創(chuàng)作于2023年2月ABCI=1=1&&&FCO21第21頁，課件共55頁，創(chuàng)作于2023年2月ABCI=1=1&&&FCO22第22頁，課件共55頁，創(chuàng)作于2023年2月ABCI=1=1&&&FCO23第23頁，課件共55頁，創(chuàng)作于2023年2月ABCI=1=1&&&FCO24第24頁，課件共55頁，創(chuàng)作于2023年2月ABCI=1=1&&&FCO25第25頁，課件共55頁，創(chuàng)作于2023年2月CIABFCO000000011001010011011001010101110011111126第26頁，課件共55頁，創(chuàng)作于2023年2月CIABFCO0000000110010100110110010101011100111111兩個加數(shù)和低位來的進(jìn)位相加求和的運(yùn)算，稱為全加運(yùn)算。27第27頁，課件共55頁，創(chuàng)作于2023年2月全加器

全加器的真值表CIi-1AiBiFiCOi0000000110010100110110010101011100111111全加器的表達(dá)式一位全加器的邏輯符號∑CICO

4.1.1全加器

28第28頁，課件共55頁，創(chuàng)作于2023年2月逐位進(jìn)位全加器B1A1F1∑CICOB2A2F2∑CICOB3A3F3∑CICOCIB0A0F0∑CO四個一位全加器構(gòu)成4位逐位進(jìn)位加法器，由于逐級運(yùn)算需要消耗許多時間，因此運(yùn)算速度較慢，實用的全加器是超前進(jìn)位全加器

4.1.1全加器

29第29頁，課件共55頁，創(chuàng)作于2023年2月超前進(jìn)位全加器

在超前進(jìn)位全加器中，只需經(jīng)歷較少級數(shù)門的延遲時間獲得各位的進(jìn)位信號，幾乎同時完成全加，輸出全加和和向更高位的進(jìn)位信號。常用的中規(guī)模超前進(jìn)位全加器集成電路有：CT54/74283,CT54S/74283,CT54LS/74LS283,CC4008等

4.1.1全加器

30第30頁，課件共55頁，創(chuàng)作于2023年2月&&≥1≥1≥11B4⑾A3⒁A4⑿B3⒂A2⑶B2⑵A1⑸B1⑹CI1⑺&&&≥1≥11CO4⑼F4⑽F3⒀F2⑴F1⑷Y3X3Y4X4Y2Y1X2X1&&&&&&&&&&&&&≥1≥1≥11111=1=1=1=14位超前進(jìn)位全加器CT54/74283邏輯圖31第31頁，課件共55頁，創(chuàng)作于2023年2月∑030303PQ∑CICO4位全加器邏輯符號32第32頁，課件共55頁，創(chuàng)作于2023年2月減法電路全減器0101110101－)01010AnBnDnC*n為n位向n+1位的借位C*n-1為n-1位向n位的借位33第33頁，課件共55頁，創(chuàng)作于2023年2月AnBnC*n-1&=1=1&&&1DnC*nP-QP-QBOPQBIAnBnC*n-1DnC*n邏輯符號34第34頁，課件共55頁，創(chuàng)作于2023年2月

4.1.2編碼器

賦予每個二元碼序列一個固定的含義，稱為編碼。能夠?qū)崿F(xiàn)編碼操作的電路稱為編碼器。編碼器的作用是將一系列信號狀態(tài)轉(zhuǎn)換成二進(jìn)制代碼如果需要編碼的信息量是N，二進(jìn)制代碼的碼長是n位，則應(yīng)滿足關(guān)系：2n≥N≥2n－1常見的編碼器有二進(jìn)制編碼器和二－十進(jìn)制（BCD）編碼器35第35頁，課件共55頁，創(chuàng)作于2023年2月優(yōu)先編碼器（HPRI/BIN）優(yōu)先編碼器能首先對輸入進(jìn)行優(yōu)先排序，僅僅對優(yōu)先級別最高的輸入編碼，而對其它輸入不作任何響應(yīng)。（以下介紹的優(yōu)先編碼器是以輸入端的下標(biāo)編號數(shù)值最大的優(yōu)先級別最高）常用中規(guī)模的優(yōu)先編碼器有：8線－3線優(yōu)先編碼器CT54/74148、CT54LS/74LS148、CC4532，10線－4線優(yōu)先編碼器CT54/74147、CT54LS/74LS147、CC40147等

4.1.2編碼器

36第36頁，課件共55頁，創(chuàng)作于2023年2月111111111111&&&&&&&&&&&&&≥1≥1≥1≥1IN0(10)IN1(11)IN2(12)IN3(13)IN4(1)IN5(2)IN6(3)IN7(4)ST(5)YS(15)YEX(14)Y0(9)Y1(7)Y2(6)18線－3線優(yōu)先編碼器邏輯圖CT54/74148······················37第37頁，課件共55頁，創(chuàng)作于2023年2月 8線－3線優(yōu)先編碼器G3G2G1&&&&&38第38頁，課件共55頁，創(chuàng)作于2023年2月邏輯函數(shù)表達(dá)式39第39頁，課件共55頁，創(chuàng)作于2023年2月輸入輸出STIN0IN1IN2IN3IN4IN5IN6IN7Y0Y1Y2YEXYS1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×011111111001001111111111018線－3線優(yōu)先編碼器CT54/74148真值表

4.1.2編碼器

40第40頁，課件共55頁，創(chuàng)作于2023年2月優(yōu)先編碼器

CT54/74148IN0～I(xiàn)N7

—編碼輸入端;低電平輸入有效Y0～Y2—編碼輸出端

;反碼輸出ST—選通輸入端;低電平有效,當(dāng)ST＝0時本片可編碼，當(dāng)ST＝1時本片不編碼YS—選通輸出端;當(dāng)本片編碼時YS＝1當(dāng)本片不編碼時YS＝0送低位片作為選通信號YEX—擴(kuò)展輸出端;當(dāng)多片擴(kuò)展使用時，作為擴(kuò)展輸出代碼的最高位，YEX＝1時表示本片不編碼，輸出代碼全1

4.1.2編碼器

41第41頁，課件共55頁，創(chuàng)作于2023年2月8線－3線優(yōu)先編碼器邏輯符號0/Z101/Z112/Z123/Z134/Z145/Z156/Z167/Z17V18ENa1a2a3a1011121314151617≥118aHPRI/BININ0IN1IN2IN3IN4IN5IN6IN7Y0YEXY2Y1STYS

4.1.2編碼器

8線-3線優(yōu)先編碼器42第42頁，課件共55頁，創(chuàng)作于2023年2月43第43頁，課件共55頁，創(chuàng)作于2023年2月優(yōu)先編碼器擴(kuò)展應(yīng)用用8線－3線擴(kuò)展為16線－4線優(yōu)先編碼器STHPRI/BIN(高位片)01234567ENYSY0Y1Y2YEXHPRI/BIN(低位片)01234567ENYSY0Y1Y2YEX&&&&ST0……78……15Y0Y1Y2Y3YEX

4.1.2編碼器

44第44頁，課件共55頁，創(chuàng)作于2023年2月

4.1.3譯碼器

譯碼是編碼的逆過程，即將編碼時賦予每個二進(jìn)制代碼原來的含義“翻譯”出來，在相應(yīng)的輸出端以事先規(guī)定的電平輸出常見的譯碼器有：二進(jìn)制譯碼器(變量譯碼器)、二－十進(jìn)制譯碼器、顯示譯碼器等

常用中規(guī)模集成譯碼器有：雙2線－4線譯碼器CT54S/74S139、CT54LS/74LS139、3線－8線譯碼器CT54S/74S138、CT54LS/74LS138、CC74HC138，4線－16線譯碼器CT54/74154、CT54LS/74LS154、CC74HC154，4線－10線譯碼器CT54/7442、CT54S/74S42、CT54LS/74LS42等45第45頁，課件共55頁，創(chuàng)作于2023年2月

4.1.3譯碼器

2線－4線譯碼器(BIN/OCT)&&&&11111Y0Y1Y2Y3STA0A1（CT54/74139）2線－4線譯碼器邏輯圖46第46頁，課件共55頁，創(chuàng)作于2023年2月2線－4線譯碼器（CT54/74139）STA1A0Y3Y2Y1Y01××111100011100011101010101101101112線－4線譯碼器真值表EN012312BIN/OCTY0Y2Y1STA0Y3A12線－4線譯碼器邏輯符號A0~A1—地址輸入端Y0~Y3—譯碼輸出端ST

—選通輸入端4.1.3譯碼器

47第47頁，課件共55頁，創(chuàng)作于2023年2月2線－4線譯碼器擴(kuò)展應(yīng)用A0A1ENBIN/OCTY0Y2Y1STY3321012ENBIN/OCTY0Y2Y1STY3321012A21ⅡⅠ2線－4線譯碼器擴(kuò)展構(gòu)成3線－8線譯碼器4.1.3譯碼器

48第48頁，課件共55頁，創(chuàng)作于2023年2月A0A1ENBIN/OCTY4Y6Y5STY7321012ENBIN/OCTY0Y2Y1STY3321012A21ⅡⅠ49第49頁，課件共55頁，創(chuàng)作于2023年2月50第50頁，課件共55頁，創(chuàng)作于2023年2月3線－8線譯碼器(BIN/OCT)CT54/741383線－8線譯碼器邏輯符號EN0123124BIN/OCTY0Y2Y1STBA0Y3A14567Y4Y5Y6Y7A2STCSTA&A0~A2—地址輸入端Y0~Y7—譯碼輸出端STASTB—選通輸入端STC

；STA＝1

STB＋

STC＝0時譯碼4.1.3譯碼器

51第51頁，課件共55頁，創(chuàng)作于2023年2月3線－8線譯碼器CT54/74138STASTB+STCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××111111110××××11111111100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111