第2章MCS51單片機結構課件

第2章增強型MCS-51單片機結構

2.1內部結構和引腳功能2.2輸入/輸出（I/O）口2.3存儲器系統(tǒng)2.4MCS-51外部存儲器的連接2.5操作時序2.6復位及復位電路2.7節(jié)電運行狀態(tài)和掉電運行狀態(tài)

7/25/2023單片機原理與應用2.0選擇MCS-51單片機的理由

MCS-51系列單片機總線技術開放，開發(fā)工具成熟，單片機芯片及開發(fā)工具供貨商多，價格低廉，同時該系列單片機進入市場時間早，匯編語言指令書寫形式與Intel公司8位通用微處理器，如8085相似，很容易被接觸過Intel通用微處理器匯編語言的用戶所接受。因此，在單片機應用中占有重要位置，是單片機教學的首選機種。理解MCS-51系列單片機內部結構、工作原理、應用實例后，將非常容易理解和使用其他系列，如NEC、Motorola、MicroChip單片機芯片。7/25/2023單片機原理與應用1.

增強型MCS-51單片機主要特征與標準MCS-51內核芯片相比，增強型MCS-51內核單片機芯片具有如下特征：

(2)片內集成了3個16位定時/計數(shù)器，其中T0、T1與標準MCS-51系列完全相同；T2除了保留標準MCS-52子系列中定時/計數(shù)器T2功能外，還增加了向下計數(shù)和時鐘輸出功能。

(1)與標準MCS-51保持100%兼容，即可以使用增強型MCS-51芯片直接替換相應型號的標準MCS-51芯片，如用80C32取代8031/2、87C51/2取代8751/2。7/25/2023單片機原理與應用

(3)采用增強型全雙工串行口，即增強型MCS-51串行口除了具有標準MCS-51串行口功能外，還具有幀錯誤偵測和地址自動識別功能。

(5)為降低電磁輻射量，可禁止地址鎖存信號ALE輸出。為此，增加了輔助功能寄存器AUXR。

(4)Philips、TemicSeconductorTechnology公司的8XC5X、8XC5XX2芯片以及Atmel公司的AT89S5X系列芯片具有雙數(shù)據指針DPTR（為此增加了輔助功能寄存器AUXR1），這極大地方便了外部RAM不同存儲單元之間的數(shù)據傳送。7/25/2023單片機原理與應用

(6)擴展了中斷控制器功能，可以管理具有4個中斷優(yōu)先級的6個中斷源。為此，增加了高位中斷優(yōu)先級控制寄存器IPH。

(8)改進了電源管理功能，即允許通過外部中斷方式喚醒掉電模式。

(7)采用CHMOS工藝，工作電壓低、范圍寬（1.8V～6.0V）；功耗小，可用電池供電，方便了野外作業(yè)使用。7/25/2023單片機原理與應用

(9)提高了時鐘頻率，標準MCS-51最高時鐘頻率為12MHZ，而增強型MCS-51最高時鐘頻率一般可達33MHz。

(10)片內程序存儲器以OTPROM和FlashROM為主。7/25/2023單片機原理與應用2.增強型MCS-51內核主流芯片

增強型MCS-51及兼容單片機芯片主要包括：

Intel公司的8XC52/54/58系列

Philips公司的P8XC52/54/58系列(簡稱為8XC5X系列）

Atmel公司的AT89S51/52/53系列(但Atmel公司的AT8XC5X系列采用標準MCS-51內核)

Winbond公司的W87E54/58芯片。7/25/2023單片機原理與應用

2000年后Philips和ATMEL公司“6時鐘/機器周期”的P8XC52X2/8XC54X2/8XC58X2和TS8XC52X2/8XC54X2/8XC58X2系列——簡稱8XC5XX2系列，特點是硬件資源與8XC5X系列兼容，但運行速度比8XC5X系列快一倍。

為了便于比較表2-1列出增強型MCS-51主流芯片的主要性能。7/25/2023單片機原理與應用2.1內部結構和引腳功能

2.1.1內部結構

8XC5X芯片由一個8位通用中央處理器（CPU）、程序存儲器、隨機讀寫數(shù)據存儲器、常用外圍電路等部分組成，如圖2-1所示。7/25/2023單片機原理與應用圖2-1增強型MCS-51CPU內部結構7/25/2023單片機原理與應用將一些基本的、常用的外圍電路，如振蕩器、定時/計數(shù)器、串行通訊、中斷控制和I/O接口電路器與CPU內核集成在同一芯片內是單片機芯片的又一特征。

增強型MCS-51芯片內部含有三個16位定時/計數(shù)器，可以管理6個中斷源的中斷控制器（具有四個優(yōu)先級），用于多機通信或I/O口擴展的增強型全雙工串行口UART(通用異步收發(fā)器)，片內振蕩器及時鐘電路。

7/25/2023單片機原理與應用2.1.2引腳功能增強型MCS-51系列CPU封裝形式、引腳排列與標準MCS-51兼容，如圖2-2所示（為了便于比較圖中還給出了標準MCS-51內核芯片DIP40封裝引腳排列圖），引腳邏輯如圖2-3所示，而引腳功能如表2-2所示。7/25/2023單片機原理與應用7/25/2023單片機原理與應用7/25/2023單片機原理與應用7/25/2023單片機原理與應用圖2-3增強型MCS-51CPU引腳邏輯符號7/25/2023單片機原理與應用在MCS-51中，CPU引腳功能與CPU內特定單元電路有關：與振蕩電路有關的引腳分別是XTAL1（片內晶振電路反相放大器輸入端，接CPU內部時鐘電路）、XTAL2(片內晶振電路反相放大器的輸出端)。與復位電路有關的引腳為RST。與外存儲器連接有關的引腳是P0、P2口、ALE、

、

以及P3口中的P3.6(,外部數(shù)據存儲器的寫選通信號)、P3.7(,外部數(shù)據存儲器的讀選通信號)。與中斷控制有關的引腳是P3口的(P3.2)、(P3.3)。與定時/計數(shù)器有關的引腳是P3口的T0(P3.4)、T1(P3.5)；P1口的P1.0（T2）、P1.1（T2EX）。與串行通信口有關的引腳為TXD（P3.1）、RXD（P3.0）。7/25/2023單片機原理與應用

XTAL1、XTAL2分別系統(tǒng)時鐘信號fOSC輸入、輸出端。1.晶振電路及XTAL1、XTAL2引腳的連接當采用外部時鐘信號時，外部時鐘信號需從XTAL1引腳輸入，XTAL2引腳不用（懸空）。

電阻Rs用于限制晶振驅動電平，阻值在100Ω～2.7KΩ之間。但一般不需要，只有當晶振頻率較低時才需要。

當使用片內振蕩電路時，XTAL1、XTAL2與晶體振蕩器及電容C1、C2按圖2-4所示方式連接。振蕩電容C1、C2容量取值范圍與晶振種類及頻率有關，如表2-3所示。

7/25/2023單片機原理與應用圖2-4增強型MCS-51振蕩電路及連接7/25/2023單片機原理與應用

RST引腳對GND(地)引腳電阻(即復位電阻RRST)約為40K～220K之間，因此在RST引腳和電源Vcc之間接一容量為10uF～22uF的電容后，即可構成最簡單RC復位電路（可參看2.6節(jié)“復位電路”中的圖2-22）。2.復位電路及復位引腳RST的連接

RST引腳為復位輸入端，MCS-51采用高電平復位方式。7/25/2023單片機原理與應用圖2-22分立元件構成的MCS-51外部復位電路7/25/2023單片機原理與應用

MCS-51系列單片機理論上有四個8位I/O口，即P0口、P1口、P2口和P3口，等效電路如圖2-5所示。2.2輸入/輸出（I/O）口7/25/2023單片機原理與應用(a)P1口(b)P0口(c)P2口(d)P3口圖2-5MCS-51I/O口等效電路7/25/2023單片機原理與應用關于I/O引腳第二輸入/輸出功能使用說明：從圖2-5看出，作為“第二功能輸出”引腳使用前并不需要對引腳切換進行任何設置，只要相應外設處于使能狀態(tài)，對應I/O引腳就具有第二功能輸出。例如，在“MOVX@DPTR,A”指令執(zhí)行期間，P3.6引腳自動輸出外部數(shù)據存儲器寫控制信號。而作為第二功能輸入引腳使用前，也無須設置，只要相應引腳I/O口鎖存器為1（否則I/O口下拉MOS管導通，輸入信號被鉗位在0電平），則當對應外設處于使能狀態(tài)時，就自動具有第二功能輸入特性（當然這時仍可通過讀引腳指令獲取引腳的電平狀態(tài)）。7/25/2023單片機原理與應用2.2.5I/O口負載能力由于P1～P3口上拉電阻較大，約為20K～40K，屬于“弱上拉”，因此P1～P3口引腳輸出高電平電流IOH很?。s為30uA～60uA）。而輸出低電平時，下拉MOS管導通，可吸收1.6mA～15mA的灌電流，負載能力較強，即P1～P3口負載能力為3～4個TTL門電路。作為I/O口使用時，P0口漏極開路，當需要驅動拉電流負載時，必須外接上拉電阻；輸出低電平負載能力比P1～P3口強，可以吸收3.2mA以上的灌電流，能驅動8個TTL門電路。由于P1～P3口上拉電阻較大，而P0口為漏極開路，因此作為輸出口使用時P0、P1～P3口引腳均具有“線與”功能。7/25/2023單片機原理與應用圖2-8P1～P3口驅動三極管電路7/25/2023單片機原理與應用2.2.6讀鎖存器和讀引腳指令當把P0～P3口作為輸入引腳使用時，以I/O口作為源操作數(shù)的數(shù)據傳送指令、算術及邏輯運算指令、位測試轉移指令等屬于讀引腳指令，如：

MOV C,P1.0 ;將P1.0引腳狀態(tài)讀到位累加器C中。

MOV A,P1 ;將P1口的P1.0～P1.7引腳信號讀到累加器A中。

ANL A,P1 ;將P1口的P1.0～P1.7引腳信號與累加器A相與。

ADD A,P1 ;將P1口的P1.0～P1.7引腳信號與累加器A相加。

JB P1.0,LOOP ;P1.0引腳信號為1，則轉移。

JNB P1.0,LOOP ;P1.0引腳信號為0，則轉移。

而所有的“讀——改——寫”指令均讀I/O口鎖存器，如：

JBC P1.0,LOOP ;P1.0鎖存器為1轉移，且將P1.0鎖存器清0。

DECP1 INC P1 CPL P1.0

7/25/2023單片機原理與應用8XC5X系列單片機的存儲器由三部分組成：

程序存儲器（包括片內程序存儲器，大小與芯片型號有關，如89C52片內程序存儲器容量為8KB，地址編碼從0000H～1FFFH；89C54片內程序存儲器容量為16KB，地址編碼從0000H～3FFFH；89C58片內程序存儲器容量為32KB，地址編碼從0000H～7FFFH；外部程序存儲器地址編碼從0000H～FFFFH，共64KB）。

片內數(shù)據存儲器（包括內部RAM存儲器00H～FFH,共256字節(jié)；特殊功能寄存器）。

外部數(shù)據存儲器（0000H～FFFFH，共64KB），如圖2-9所示。

2.3存儲器系統(tǒng)

7/25/2023單片機原理與應用圖2-98XC5X/8XC5XX2系列單片機存儲器結構

7/25/2023單片機原理與應用

盡管數(shù)據存儲器地址空間與程序存儲器地址空間重疊，但不會造成混亂，原因是MCS-51采用Harvard雙總線結構，且訪問外部程序存儲器時用信號選通；而訪問外部數(shù)據存儲器時，由(P3.6)信號（讀）和(P3.7)信號（寫）選通。

數(shù)據存儲器由片內數(shù)據存儲器(內部RAM)和外部數(shù)據存儲器組成，盡管地址空間重疊，但也不會造成混亂。原因是內部數(shù)據存儲器通過MOV指令讀寫，使用內部數(shù)據總線，此時外部數(shù)據存儲器選通信號(、)無效；而外部數(shù)據存儲器通過MOVX指令訪問，分別由（讀操作）或信號（寫操作）選通。

在8XC32/8XC52/54/58芯片中，盡管高128字節(jié)內部RAM地址空間與特殊功能寄存器地址重疊，但同樣不會造成混亂，原因是MCS-51約定：只能用寄存器間接尋址方式訪問高128字節(jié)內部RAM；只能用直接尋址方式訪問特殊功能寄存器。例如：MOVR0,#90HMOV@R0，A ;累加器A內容送內部RAM90H單元MOV90H，A ;累加器A內容送地址為90H的特殊功能寄存器（即P1口）

7/25/2023單片機原理與應用

片內數(shù)據存儲器由內部RAM和特殊功能寄存器組成。對于8XC51、8XC31芯片來說，內部RAM的容量為128字節(jié)（00H～7FH）；對于8XC52/54/58芯片來說，片內RAM容量為256字節(jié)（00H～0FFH）。 根據用途、存取方式的不同，256字節(jié)內部RAM可分為：

00H-1FH：工作寄存器區(qū)

20H-2FH：可按位尋址區(qū)

30H-7FH：用戶數(shù)據區(qū)

80H-FFH：堆棧區(qū)或用戶數(shù)據區(qū)2.3.1片內數(shù)據存儲器

1.片內RAM及其尋址方式7/25/2023單片機原理與應用

(1)工作寄存器區(qū)大小為32個字節(jié)，分為四個區(qū)，每區(qū)8個字節(jié)，分別用R0～R7作這8個字節(jié)的寄存器名。

任何時候只能選擇四個工作寄存器區(qū)中的一個區(qū)作為當前工作寄存器區(qū)，當前工作寄存器區(qū)由程序狀態(tài)字寄存器PSW的b4、b3位決定，具體情況如下：

PSW寄存器b4、b3位當前工作寄存器區(qū)寄存器R7～R0地址

00 0區(qū) 07H～00H01 1區(qū) 0FH～08H10 2區(qū) 17H～10H11 3區(qū) 1FH～18H

復位后，PSW的b4、b3位為00，因此復位后將選擇0區(qū)作為當前工作寄存器區(qū)。7/25/2023單片機原理與應用

(2)20H～2FH單元，共16字節(jié)，屬于位尋址區(qū)。該區(qū)域可以按字節(jié)讀寫，也可以按位讀寫。位地址從20H單元開始，共有16字節(jié)×8位，即128個位地址（20H單元b0位的位地址為00H，20H單元b1位的位地址為01H，20H單元b2位的位地址為02H。依此類推，21H單元b0位的位地址為08H，2FH單元b7位的位地址為7FH），如表2-3所示。

7/25/2023單片機原理與應用

字節(jié)地址高128字節(jié)內部RAMFFH～80H用戶RAM和堆棧區(qū)7FH～30H位尋址區(qū)（位地址）7FH7EH7DH7CH7BH7AH79H78H2FH77H76H75H74H73H72H71H70H2EH6FH6EH6DH6CH6BH6AH69H68H2DH67H66H65H64H63H62H61H60H2CH5FH5EH5DH5CH5BH5AH59H58H2BH57H56H55H54H53H52H51H50H2AH4FH4EH4DH4CH4BH4AH49H48H29H47H46H45H44H43H42H41H40H28H3FH3EH3DH3CH3BH3AH39H38H27H37H36H35H34H33H32H31H30H26H2FH2EH2DH2CH2BH2AH29H28H25H27H26H25H24H23H22H21H20H24H1FH1EH1DH1CH1BH1AH19H18H23H17H16H15H14H13H12H11H10H22H0FH0EH0DH0CH0BH0AH09H08H21H07H06H05H04H03H02H01H00H20H工作寄存器區(qū)3區(qū)（8個字節(jié)）1FH～18H2區(qū)（8個字節(jié)）17H～10H1區(qū)（8個字節(jié)）0FH～08H0區(qū)（8個字節(jié)）07H～00H7/25/2023單片機原理與應用MCS-51中位單元地址表示法：一，直接使用位存儲單元地址，如：MOVC,23H二，在程序頭中先使用位變量定義偽指令說明，后再引用。如：VAR_bbit23HMOVC,VAR_b三，使用“寄存器名.位”或“變量名.位”形式。如：VAR1DATA24HMOVC,VAR1.4MOVC,ACC.27/25/2023單片機原理與應用

(3)30H單元以后可作為內部用戶RAM區(qū)或堆棧區(qū)。對于8XC31/8XC51系列來說，從30H～7FH，尚有80個字節(jié),可作用戶內部RAM或堆棧區(qū)；對于8XC32/8XC52/54/58系列來說，從30H～FFH，尚有208個字節(jié),可作用戶內部RAM或堆棧區(qū)。

00H-7FH：支持直接尋址和寄存器間接尋址方式

80H-FFH：只支持寄存器間接尋址方式7/25/2023單片機原理與應用由于單片機芯片內集成了一些常用的外圍接口電路，如并行I/O端口、串行口、定時器/計數(shù)器、中斷控制器等，因此這些外圍接口電路中的控制寄存器、狀態(tài)寄存器以及數(shù)據寄存器也就位于芯片內，統(tǒng)稱為特殊功能寄存器(SFR,即SpecialFunctionRegisters)。2.特殊功能寄存器

MCS-51CPU與通用微處理不同，除了給外設接口電路相關寄存器，如定時/計數(shù)器控制寄存器TCON分配字節(jié)地址外，CPU內的寄存器也分配有字節(jié)地址，如累加器Acc字節(jié)為0E0H。增強型MCS-51系列單片機內共有32個特殊功能寄存器（在標準MCS-52基礎上，增加了6個新的特殊功能寄存器），其地址分散在80H～FFH之間，如表2-5所示。7/25/2023單片機原理與應用

對于帶有片內ROM的MCS-51系列單片機來說，片內程序存儲器和外部程序存儲器地址空間重疊。如果引腳為高電平，且程序計數(shù)器PC小于等于片內ROM的地址空間時，將從片內程序存儲器取指令（在這種情況下，信號無效）；而當PC超出片內ROM地址空間時，自動到外部程序存儲器取指令，即在P0口輸出低8位地址（A7～A0），在P2口輸出高8位地址（A15～A8）。當引腳為低電平時，一律從外部程序存儲器取指令。因此對于不帶ROM或EPROM的80C31、80C32CPU來說，引腳一律接地。2.3.2程序存儲器1.程序存儲器結構

7/25/2023單片機原理與應用圖2-15單片EPROM存儲器芯片與8031CPU的連接

7/25/2023單片機原理與應用增強型MCS-51系列單片機保留的程序存儲器地址空間如下：系統(tǒng)復位 0000H

外部中斷0()服務程序入口地址 0003H

定時器0中斷服務程序入口地址 000BH

外部中斷1（）服務程序入口地址 0013H定時器1中斷服務程序入口地址 001BH串行口中斷服務程序入口地址 0023H定時器2中斷服務程序入口地址 002BH7/25/2023單片機原理與應用2.程序存儲器讀操作

可以使用數(shù)據指針DPTR作變址寄存器、累加器Acc作基址寄存器，通過變址尋址方式讀出存放在程序存儲器中的常數(shù)，如：MOVCA,@A+DPTR ;將DPTR+A指定的程序存

;儲器單元信息送累加器Acc。7/25/2023單片機原理與應用通過P0、P2口最多可以連接64KB的外部數(shù)據存儲器，有關外部數(shù)據存儲器的連接及讀寫方式參閱“外存儲器連接”部分。2.3.3外部數(shù)據存儲器在增強型MCS-51芯片中，與外部數(shù)據存儲器讀寫有關的寄存器包括數(shù)據指針DPTR、輔助功能寄存器(AUXR)及輔助功能寄存器1(AUXR1)，并通過MOVX指令讀寫外部數(shù)據存儲器。

7/25/2023單片機原理與應用圖2-16MCS-51系列單片機與SRAM存儲器的連接

7/25/2023單片機原理與應用2.4MCS-51外部存儲器的連接

由于下列原因，在MCS-51系列單片機系統(tǒng)中，可能需要擴展外部程序存儲器，尤其是外部數(shù)據存儲器或I/O端口：部分型號CPU，如80C31、80C32沒有內置EPROM或OTPROM，需要外部程序存儲器；片內數(shù)據存儲器容量小，當需要大容量的數(shù)據存儲空間時，就需要擴展外部數(shù)據存儲器；MCS-51可用的I/O引腳數(shù)目有限，常需要擴展I/O口，而在MCS-51中，擴展I/O端口是外部數(shù)據存儲器空間的一部分。因此，在MCS-51系列單片機控制系統(tǒng)中，不可避免地涉及存儲器的擴展問題。

7/25/2023單片機原理與應用在單片機系統(tǒng)中，一般只使用EPROM、EEPROM、FlashROM以及靜態(tài)RAM存儲器芯片擴展系統(tǒng)存儲器，很少使用動態(tài)RAM。因此，外存儲器芯片與CPU的接口電路較簡單，只需考慮如下幾個問題即可：

CPU三總線(地址總線、數(shù)據總線、控制總線)的負載能力。確定存儲器三總線與CPU三總線之間的連接方式。

CPU讀寫時序與存儲器存取速度的匹配問題。7/25/2023單片機原理與應用2.4.1CPU地址線與存儲器地址線的連接

CPU地址總線與存儲器的連接方式有兩種：即高位地址譯碼法和線選法。在高位地址譯碼法中，又可以分為全譯碼法和部分譯碼法兩種。

7/25/2023單片機原理與應用1.全譯碼法

圖2-12存儲器與CPU的連接方式一(全譯碼法)

7/25/2023單片機原理與應用2.部分譯碼法

圖2-13存儲器與CPU的連接方式二(部分譯碼法)7/25/2023單片機原理與應用3.線選法

圖2-14存儲器與CPU的連接方式三（線選法）

7/25/2023單片機原理與應用2.4.2MCS-51控制系統(tǒng)中程序存儲器的連接

目前EPROM、EEPROM、FlashROM存儲器芯片品種、規(guī)格多，且大容量存儲器芯片價格并不高。因此，在由80C31、80C32等CPU構成的單片機控制系統(tǒng)中，一般可根據程序代碼的長短，選擇相應容量的單片EPROM、EEPROM或FlashROM芯片作為系統(tǒng)的程序存儲器，以減少控制系統(tǒng)芯片的數(shù)目，從而減少電路板的面積，不僅降低了成本，也提高了系統(tǒng)的可靠性。當使用單個存儲器芯片時，存儲器片選信號一般可直接接地，80C31CPU的信號接EPROM芯片輸出允許端，如圖2-15所示。7/25/2023單片機原理與應用圖2-15單片EPROM存儲器芯片與8031CPU的連接7/25/2023單片機原理與應用

由于MCS-51采用地址/數(shù)據分時復用技術，低8位地址A7～A0與數(shù)據總線D7～D0分時使用P0口引腳，因此在存儲器低8位地址A7～A0之間需要加74LS573或74HC373鎖存器，利用ALE地址鎖存信號下降沿將低8位地址信號A7～A0鎖存在74HC573或74HC373中，以便P0口作為數(shù)據總線使用。7/25/2023單片機原理與應用由于近年來集成電路制造技術、生產工藝的不斷進步，在單片機芯片中內置OTPROM、FlashROM存儲器已成為趨勢，且價格低廉，目前市場見到的MCS-51兼容單片機芯片幾乎都帶有不同種類、不同容量的片內存儲器器，如含有OTPROM的87C51、87C52、87C54、87C58，以及含有FlashROM的89C51、89C52、89C54、89C58等MCS-51兼容CPU不僅價格低廉，而且同系列不同品種CPU之間的價差很小。盡管89C58片內存儲器容量為32KB，是89C54片內程序存儲器容量的兩倍，但售價僅高幾元。此外，編程設備多，價格也不高。因此，在工作頻率不高的MCS-51單片機控制系統(tǒng)中，幾乎不用不帶片內程序存儲器的80C31、80C32芯片（在研發(fā)階段，使用可反復擦寫的89C5X/89C5XX2芯片，在批量生產階段換上價格較低的、以OTPROM作為程序存儲器的87C5X/87C5XX2芯片），無須外接程序存儲器芯片，僅需考慮數(shù)據存儲器和I/O端口的擴展即可。

7/25/2023單片機原理與應用在MCS-51單片機系統(tǒng)中，外部數(shù)據存儲器空間與程序存儲器空間分離，對于外部數(shù)據存儲器來說，通過外部數(shù)據存儲器讀選通信號和寫選通信號訪問外部RAM。因此，MCS-51系列單片機與外部RAM相連時：

CPU外部數(shù)據存儲器讀選通信號與SRAM芯片的輸出允許端相連。

CPU外部數(shù)據存儲器寫選通信號與SRAM芯片的讀寫控制端相連。當系統(tǒng)中只有一塊SRAM芯片時，片選信號或可以接地或接到未用的高位地址線上。2.4.3數(shù)據存儲器的連接

7/25/2023單片機原理與應用

SRAM芯片地址線接到CPU地址線上，但連接方式比外部程序存儲器ROM要靈活得多：CPU地址線編號與SRAM地址線編號不必一一對應；當有多個數(shù)據存儲器芯片時，SRAM芯片的片選控制端由高位地址線譯碼產生，可以采用全譯碼法、部分譯碼法，甚至線選法等方式連接。

SRAM數(shù)據線接到具有相同編號的CPU數(shù)據線上即可。7/25/2023單片機原理與應用圖2-16(a)MCS-51系列單片機與SRAM存儲器連接的實例之一

7/25/2023單片機原理與應用圖2-16(b)MCS-51系列單片機與SRAM存儲器連接的實例之二7/25/2023單片機原理與應用圖2-17MCS-51系列單片機數(shù)據存儲器、擴展I/O口片選信號通用電路7/25/2023單片機原理與應用根據138譯碼器譯碼條件，可知各譯碼端對應的地址為：

8000H～83FFH 8400H～87FFH8800H～8BFFH8C00H～8FFFH9000H～93FFH9400H～97FFH9800H～9BFFH 9C00H～9FFFH7/25/2023單片機原理與應用圖2-18MCS-51系列單片機與數(shù)據和程序存儲器的連接

7/25/2023單片機原理與應用2.5操作時序

MCS-51系列單片機一個機器周期由12個振蕩周期組成，分為六個狀態(tài)，分別稱為S1、S2、S3、S4、S5、S6，每個狀態(tài)都包含P1、P2兩相，如圖2-19所示。振蕩周期，也就是時鐘周期，它是輸入時鐘信號頻率fOSC的倒數(shù)。如果時鐘信號或晶體振蕩器的頻率為12MHz，則振蕩周期T=1/12=83ns。

狀態(tài)周期，即CPU從一個狀態(tài)轉換到另一狀態(tài)所需的時間稱為狀態(tài)周期，一個狀態(tài)周期由一個或一個以上的時鐘周期組成。在MCS-51中，一個狀態(tài)周期由兩個時鐘周期組成。機器周期指的是計算機完成一次完整的、基本的操作所需要的時間稱為機器周期，MCS-51一個機器周期由六個狀態(tài)周期組成，共12個振蕩周期。7/25/2023單片機原理與應用2.5.1對外部程序存儲器的讀操作時序

MCS-51系列單片機對外部程序存儲器的讀操作時序如圖2-19所示，S1P2相開始后，地址鎖存信號ALE有效，經過一個振蕩周期T的延遲后，在S2P1開始時刻，P0、P2口分別送出低8位地址信息和高8位地址信息(即當前指令碼所在的程序存儲器單元地址)，再經過一個振蕩周期，待P0口地址信息穩(wěn)定后，ALE由高電平變?yōu)榈碗娖?，將P0口輸出的低8位地址信息(A7～A0)鎖存在74HC373鎖存器中。因此，ALE信號有效時間(ALE信號脈沖寬度為TLHLL)為2T。7/25/2023單片機原理與應用圖2-19MCS-51外部程序存儲器讀時序

7/25/2023單片機原理與應用2.5.2外部數(shù)據存儲器讀寫時序

在讀寫外部數(shù)據存儲器時，分別由和信號選通外部數(shù)據存儲器，操作時序如圖2-20所示。

7/25/2023單片機原理與應用圖2-20(a)MCS-51對外部數(shù)據存儲器讀時序7/25/2023單片機原理與應用圖2-20(b)MCS-51對

外部數(shù)據存儲器寫時序

7/25/2023單片機原理與應用2.5.36時鐘/機器周期模式下的時序

8XC5XX2、89C6XX2芯片每機器周期包含的時鐘周期由時鐘選擇寄存器CKCON的X2位和位于FlashROM保密塊中的時鐘配置位FX2控制，如表2-5所示。這樣通過修改時鐘選擇寄存器CKCON的X2位或保密塊中的時鐘選擇位FX2來選擇“6時鐘”或“12時鐘”運行模式。FX2位狀態(tài)(位于FlashROM保密字節(jié)內)X2位狀態(tài)(CKCON.0)CPU時鐘擦除(未編程)0(默認)12時鐘擦除(未編程)16時鐘編程X(無效)6時鐘表2-5時鐘配置

7/25/2023單片機原理與應用時鐘/機器周期模式下，擴展外部存儲器或I/O端口從表2-5可以看出位于FlashROM保密字節(jié)內的系統(tǒng)時鐘配置位FX2比CKCON寄存器內的X2位優(yōu)先，即當FX2位被編程（可通過并行編程器編程或擦除）后，X2位無效，系統(tǒng)運行在“6時鐘”模式。當FX2位未被編程時，將CKCON寄存器的X2位置1時，系統(tǒng)由“12時鐘/機器周期”模式切換到“6時鐘/機器周期”模式，在這種情況下，時序圖中各信號出現(xiàn)順序不變，但時間間隔與“12時鐘/機器周期”標準模式相比將減小一半，指令執(zhí)行時間只有原來的1/2。因此，在6時，必須注意外部存儲器芯片存取速度能否滿足要求，否則必須降低時鐘頻率。7/25/2023單片機原理與應用2.6復位及復位電路

增強型MCS-51系列單片機內部復位電路如圖2-21所示，復位信號RST經內部施密特觸發(fā)器整形后，進入CPU內部復位電路，RST信號高電平有效。CPU在每一個機器周期的S5P2相采樣施密特觸發(fā)器的輸出端，若為高電平，則強迫機器進入復位狀態(tài)。為了保證CPU內部各單元電路可靠復位，RST引腳維持高電平時間不能少于24個振蕩周期，只要RST引腳保持高電平狀態(tài)，則每隔24個振蕩周期將重復