常用數(shù)字邏輯門輸入輸出特性測試

常用數(shù)字邏輯門輸入輸出特性測試第1頁，課件共15頁，創(chuàng)作于2023年2月二、實驗原理1．數(shù)字邏輯門的邏輯電平。數(shù)字邏輯門的輸出高低電平不是一個值，而是一個范圍。數(shù)字邏輯門輸入高低電平與輸出高低電平的電壓范圍不同，即它的輸入信號允許一定的容差，稱為噪聲容限。第2頁，課件共15頁，創(chuàng)作于2023年2月典型CMOS邏輯系列（HC系列）的規(guī)格如圖所示。第3頁，課件共15頁，創(chuàng)作于2023年2月TTL邏輯系列（74LS、74S、74ALS、74AS、74F）的邏輯電平和噪聲容限

第4頁，課件共15頁，創(chuàng)作于2023年2月

門的輸出電壓VO

隨輸入電壓Vi

而變化的曲線VO＝f(Vi)

稱為門的電壓傳輸特性。

當負載電路所需驅動電流增大時，輸出特性就不像理論值那樣理想了，邏輯門的輸出電壓值與規(guī)定值之間有較明顯的差異。當負載電路所需驅動電流過大時，邏輯門的輸出電壓值就會落在邏輯電平未定義區(qū)域。造成電路工作不正常。VTH=VDD/25V電源下CMOS非門電壓傳輸特性VOUTVIN5.01.53.55.0VTH第5頁，課件共15頁，創(chuàng)作于2023年2月

實際電路能接多大的電阻負載是以邏輯門的輸出電流的形式給出的：IOLMAX：輸出低態(tài)且仍能維持輸出電壓不大于VOLMAX時，輸出端能吸收的最大電流。IOHMAX：輸出高態(tài)且仍能維持輸出電壓不小于VOHMIN時，輸出端可提供的最大電流。第6頁，課件共15頁，創(chuàng)作于2023年2月2.扇出系數(shù)NO

扇出系數(shù)NO

是指門電路能驅動同類門的個數(shù)，它是衡量門電路負載能力的一個參數(shù)，CMOS門有兩種不同性質的負載，即灌電流負載和拉電流負載，因此有兩種扇出系數(shù)，即低電平扇出系數(shù)NOL和高電平扇出系數(shù)NOH?？偵瘸?Min[NOL，NOH]。第7頁，課件共15頁，創(chuàng)作于2023年2月3.速度影響TTL門電路工作速度的主要因素是電路內(nèi)部管子的開關特性、電路結構及內(nèi)部的各電阻阻數(shù)值。電阻數(shù)值越大，工作速度越低。管子的開關時間越長，門的工作速度越低。影響CMOS電路工作速度的主要因素在于電路的外部，即負載電容CL。CL是主要影響器件工作速度的原因，由CL所決定的影響CMOS門的傳輸延時約為幾十納秒。第8頁，課件共15頁，創(chuàng)作于2023年2月五、實驗任務1．反相器電壓傳輸特性的測試1）用示波器實測電源電壓VDD【測試提示】： 用數(shù)字示波器測試直流信號電壓值時，應選擇參數(shù)平均值（Vavg），而不是峰峰值（Vpp）或幅值（Vamp），否則測到的只是直流的紋波。 示波器垂直因數(shù)不宜過大或過小。垂直因數(shù)過大可能影響測試精度，垂直因數(shù)過小當電壓值變化時波形容易超出屏幕顯示范圍，不便觀察。一般設置為（1V—2V）/div較為適宜。第9頁，課件共15頁，創(chuàng)作于2023年2月1．反相器電壓傳輸特性的測試

2）采用逐點測試法，即調(diào)節(jié)RW，使Vi從VO向高電平變化，用示波器逐點測得Vi及VO，記入表3.3.2中，然后繪成曲線。第10頁，課件共15頁，創(chuàng)作于2023年2月實測電路連接方式電位器第11頁，課件共15頁，創(chuàng)作于2023年2月

實測時，由于電源的影響以及每個具體器件的具體參數(shù)可能有差異，需對表格調(diào)整。當輸出顯著變化時，兩個輸入之間的間隔電壓應設置較小，例如：間隔0.04V或者更小。第12頁，課件共15頁，創(chuàng)作于2023年2月2.負載變化對輸出的影響測試。1）輸出為高電平時按圖3.3.6連接電路，輸入低電平，調(diào)節(jié)電位器RW從大到小得到五個不同的電阻值R1、R2、R3、R4、R5，其中R5=0，對應不同阻值測輸出數(shù)據(jù)填入表3.3.3并對數(shù)據(jù)進行分析。第13頁，課件共15頁，創(chuàng)作于2023年2月2.負載變化對輸出的影響測試。2）輸出為低電平時按圖3.3.6連接電路，輸入高電平，調(diào)節(jié)電位器RW從大到小得到五個不同的電阻值R1、R2、R3、R4、R5，其中R5=0，對應不同阻值測輸出數(shù)據(jù)填入表3.3.4并對數(shù)據(jù)進行分析。第14頁，課件共15頁，創(chuàng)作于2023年2月3.負載電容對輸出的影響測試按圖3.3.7連接電路，輸入加入1KHzTTL信號，測試輸出