折疊共源共柵放大器的零極點(diǎn)分析

哈爾濱工業(yè)大學(xué)工學(xué)碩士學(xué)位論文哈爾濱理工大學(xué)學(xué)士學(xué)位論文-PAGEIII--折疊共源共柵放大器的零極點(diǎn)分析摘要運(yùn)算放大器是模擬集成電路中最重要的單元電路，在各種模擬電路和數(shù)?；旌想娐分械玫搅藦V泛的應(yīng)用。近年來，以電池作為電源的微電子產(chǎn)品得到了廣泛使用，因而對(duì)放大器性能的要求亦逐漸增加。通過分析零極點(diǎn)可以分析出放大器工作特性，零極點(diǎn)的分析需要借助傳輸函數(shù)，在傳輸函數(shù)中，取其分子為零，可得零點(diǎn)，取其分母為零，可得極點(diǎn)，而傳輸函數(shù)則需要通過分析小信號(hào)模型等效電路得到。零點(diǎn)、極點(diǎn)可以看成是電路分析中抽象出來的輔助方法，因而可以通過零極點(diǎn)分析電路動(dòng)作特征。本論文主要研究折疊共源共柵放大器的零極點(diǎn)產(chǎn)生機(jī)理，對(duì)于放大器的零極點(diǎn)而言，其產(chǎn)生跟放大器的寄生電容，以及本身需要的節(jié)點(diǎn)與節(jié)點(diǎn)之間的電容，還有負(fù)載電容跟電阻有關(guān)。當(dāng)電容或者電阻發(fā)生變化時(shí)會(huì)影響到放大器的工作特性?；谝陨显?，本文簡(jiǎn)要分析了當(dāng)放大器輸出端加載一個(gè)大負(fù)載電容，在放大器進(jìn)入穩(wěn)定工作狀態(tài)瞬間，其輸出端會(huì)產(chǎn)生一個(gè)尖峰電流，這種電流的存在會(huì)影響電路的正常工作。本文運(yùn)用運(yùn)放零極點(diǎn)相關(guān)原理和解決手段，根據(jù)分析這種現(xiàn)象的原因是，極點(diǎn)發(fā)生變化，為了抑制極點(diǎn)變化，可以在運(yùn)放輸出端與負(fù)載電容之間加載一個(gè)電阻，讓該電阻與負(fù)載電容組成STC網(wǎng)路，分離極點(diǎn)。關(guān)鍵詞放大器；零極點(diǎn)；尖峰電流PAGEII---Pole-zeroAnalysisOfFoldingCommon-sourceAndCommon-gateAmplifierAbstractAnalogICopampisthemostimportantunitcircuit,hasbeenwidelyusedinvariousanalogcircuitsanddigital-analoghybridcircuit.Inrecentyears,thebatteryasapowersourcemicroelectronicproductshavebeenwidelyused,andthustheamplifierperformancerequirementsarealsoincreasing.Byanalyzingthepole-zeroamplifieroperatingcharacteristicscanbeanalyzed,pole-zeroanalysisneedsthetransferfunction,thetransferfunction,whichevermoleculeiszero,wegetzerowhicheverdenominatoriszero,wecangetthepole,andthetransferfunctionisrequiredByanalyzingsmall-signalequivalentcircuitmodeltoget.Zero,polecircuitanalysiscanbeseenasanauxiliarymethodintheabstract,itispossibleactionbythepole-zeroanalysiscircuitcharacteristics.Inthisthesis,atotalcommon-gateamplifierfoldedpole-zerosourcegenerationmechanism,thepole-zeroamplifier,itscapacitanceisgeneratedbetweentheparasiticcapacitancewiththeamplifier,andthenodewiththenodeitselfneeds,aswellastheloadcapacitancewithresistancerelated.Whenthecapacitanceorresistancetochangewillaffecttheoperatingcharacteristicsoftheamplifier.Basedontheaboveprinciple,thepaperanalyzes,andwhentheoutputoftheamplifiertoloadalargeloadcapacitance,theamplifierintothesteadystatemoment,itsoutputwillgenerateapeakcurrent,thepresenceofthiscurrentwillaffectthenormaloperationofthecircuit.Inthispaper,thepole-zeroopamprelevantprinciplesandmeansofsettlement,accordingtotheanalysisofthereasonsforthisphenomenonisthatthepolechanges,inordertosuppressextremechangesintheoutputofopampbetweentheloadandtheloadcapacitanceofaresistor,sothattheresistanceandtheloadcapacitorsSTCnetwork,separatepoles.KeywordsAmplifiers,Pole-zero,Peakcurrent目錄摘要 =1\*ROMANIAbstract =2\*ROMANII第1章緒論 51.1課題背景 51.2課題研究的目的和意義 61.3課題的主要任務(wù)及章節(jié)摘要 71.4本章小結(jié) 7第2章CMOS運(yùn)算放大器的設(shè)計(jì)基礎(chǔ) 82.1電路設(shè)計(jì)的基本原理 82.1.1運(yùn)放大電流控制基本原理 82.1.2電流比較器基本原理 82.2MOS器件原理及模型 92.2.1MOS管的大信號(hào)模型 92.2.2MOS管的二級(jí)效應(yīng) 112.2.3MOS管的小信號(hào)模型 122.3運(yùn)算放大器概況及分類 142.3.1簡(jiǎn)單的共源共柵放大器 162.3.2套筒式共源共柵運(yùn)算放大器 212.3.3折疊式共源共柵運(yùn)算放大器 232.4折疊共源共柵放大器輸出級(jí)設(shè)計(jì) 292.5本章小結(jié) 30第3章電路設(shè)計(jì)分析 313.1設(shè)計(jì)指標(biāo) 313.2折疊共源共柵放大器的極點(diǎn)分析 313.3折疊共源共柵放大器的零點(diǎn)分析 333.4運(yùn)放上電過程中的電流分析及極點(diǎn)分析 333.5抑制零極點(diǎn)漂移方案 353.6本章小結(jié) 35第4章電路仿真 364.1放大器增益 364.2放大器的靜態(tài)功耗 364.3失調(diào)電壓分析 374.4擺率（SR） 374.5共模抑制比 374.6電源抑制比 384.7電壓上升大電流仿真 394.8經(jīng)控制電路仿真結(jié)果 404.9本章小結(jié) 40致謝 41參考文獻(xiàn) 42附錄 44-緒論研究背景及意義自從集成電路出現(xiàn)后，因其具有很低廉的成本，很小的體積、損耗的功率小，信任度高等好處，導(dǎo)致了集成電路的技術(shù)得以快速發(fā)展，并且因?yàn)槠浼啥仍诳焖俚纳?，從而讓其更加的?qiáng)大，方面更多。目前，信息的進(jìn)步，電子范圍的擴(kuò)展，也導(dǎo)致了集成電路可以快速的實(shí)現(xiàn)越來越強(qiáng)的趨勢(shì)。集成運(yùn)算放大器（IntegratedOperationalAmplifier）即集成運(yùn)放，目前，運(yùn)放常用于模擬IC中，因?yàn)樗奶攸c(diǎn)就是具有很高的增益，決定了它在模擬IC中應(yīng)用的很頻繁。運(yùn)放的組成也很明確，多個(gè)放大電路共同構(gòu)成了一個(gè)完整的運(yùn)算放大器。運(yùn)算放大器現(xiàn)在已經(jīng)在多個(gè)領(lǐng)域有所應(yīng)用，在目前來說，運(yùn)算放大器已經(jīng)是集成電路中數(shù)量最多，種類最多的?，F(xiàn)今而言，集成電路了設(shè)計(jì)已經(jīng)離不開放大器，對(duì)于放大器的類型不同，功能有時(shí)也不同，比如有些放大器作為比較器來應(yīng)用，但無論作為什么器件來應(yīng)用，其放大器自身的特性還是需要符合要求的。對(duì)于放大器而言，極點(diǎn)和零點(diǎn)起著很重要的作用，就其中的一點(diǎn)增益而言，當(dāng)零點(diǎn)先于極點(diǎn)，也就是零點(diǎn)的數(shù)值小于極點(diǎn)是，增益就會(huì)上升，此時(shí)的增益曲線就不是我們所期望的，所以我們要控值零極點(diǎn)的相對(duì)值，因而就要分析零極點(diǎn)產(chǎn)生的原因。就上述增益為例，可以看出分析零極點(diǎn)的重要性，因此，研究這一課題，還是很有價(jià)值的。國(guó)內(nèi)外研究現(xiàn)狀自1947年以來，第一個(gè)晶體管發(fā)現(xiàn)于諾貝爾實(shí)驗(yàn)室，再至1958年第一塊半導(dǎo)體集成電路誕生，歷經(jīng)60多年的歷史，集成電路行業(yè)使得整個(gè)世界發(fā)生了變化，構(gòu)成現(xiàn)代信息社會(huì)的基礎(chǔ)。無論是鐘表、手機(jī)、電腦、各種數(shù)字電器，還是航空航天和現(xiàn)代高科技產(chǎn)業(yè)，舞步以來與集成電路的發(fā)展和支持。以集成為主導(dǎo)的微電子產(chǎn)業(yè)更已成為國(guó)加發(fā)展和人類發(fā)展不可或缺的“食糧”。美國(guó)半導(dǎo)體工業(yè)協(xié)會(huì)（SIA）更把微電子技術(shù)稱為美國(guó)經(jīng)濟(jì)發(fā)展的驅(qū)動(dòng)器。可以說集成電路帶來的數(shù)字革命已經(jīng)滲透到人類的生活的方方面面，IC產(chǎn)業(yè)已經(jīng)成為構(gòu)成國(guó)民經(jīng)濟(jì)基石的支撐技術(shù)，關(guān)乎社會(huì)的發(fā)展的現(xiàn)在，也決定著未來。1975年，Intel公司創(chuàng)始人之一GordonE.Moore提出所謂“摩爾定律”：芯片的單位面積上可容納的晶體管數(shù)目每18個(gè)月便增加一倍，即芯片集成度每18個(gè)月翻一番。也就是指工藝技術(shù)的發(fā)展IC集成度的提高起著乘積的作用，使每個(gè)芯片可以集成的晶體管數(shù)量急劇增加。自從上個(gè)世紀(jì)90年代后期，工藝水平進(jìn)入微米級(jí)水平開始，半導(dǎo)體研究者們就開始探索系統(tǒng)集成芯片技術(shù)，隨著超深亞微米工藝技術(shù)的不斷發(fā)展成熟，集成電路的超微型化發(fā)展使得更快更復(fù)雜的電路得意集成到更小型的產(chǎn)品中。1978年時(shí)，科學(xué)界普遍認(rèn)為光學(xué)光刻的極限是1微米，但是到了20世紀(jì)末，這個(gè)數(shù)值已經(jīng)退進(jìn)了0.05微米，也就是50納米，人們認(rèn)識(shí)到摩爾定律的盡頭，也就是光學(xué)光刻的盡頭。2000年，集成電路主流技術(shù)達(dá)到0.25微米，通敵0.15和0.13微米已經(jīng)投產(chǎn)，而今的工藝水平65納米級(jí)芯片已經(jīng)發(fā)展成熟，28納米集成電路也已經(jīng)投產(chǎn)，實(shí)驗(yàn)室電路已經(jīng)達(dá)到10納米級(jí)，技術(shù)的發(fā)展速度總比預(yù)計(jì)的要快。現(xiàn)代集成電路的主要設(shè)計(jì)與制造過程包括：利用專用的設(shè)計(jì)軟件進(jìn)行電路設(shè)計(jì)，由得到的設(shè)計(jì)圖對(duì)硅晶原進(jìn)行加工制作成芯片成品，再對(duì)加工完畢的芯片采取各種電特性和功能性能測(cè)試封裝，經(jīng)應(yīng)用開發(fā)把它們配置在系統(tǒng)上跟消費(fèi)者見面。2010年以來。以汽車，石油，鋼鐵為主導(dǎo)的悠久工業(yè)的第一大產(chǎn)業(yè)的寶座現(xiàn)今已被以集成電路核心的電子信息產(chǎn)業(yè)所奪取。多數(shù)發(fā)達(dá)國(guó)家的國(guó)民經(jīng)濟(jì)生長(zhǎng)的總產(chǎn)值的增長(zhǎng)部分的65%與集成電路產(chǎn)業(yè)息息相關(guān)，甚至在美國(guó)的國(guó)際軍事防御等預(yù)算中，電子技術(shù)所占的比重也已經(jīng)達(dá)到40%以上。以上事實(shí)證明，發(fā)展具有自主知識(shí)產(chǎn)權(quán)的集成電路產(chǎn)業(yè)，已經(jīng)逐漸變成經(jīng)濟(jì)發(fā)展的關(guān)鍵因素、社會(huì)進(jìn)步的堅(jiān)實(shí)基礎(chǔ)及國(guó)家安全的根本保障。集成電路產(chǎn)業(yè)的發(fā)展設(shè)計(jì)高新領(lǐng)域的方方面面，以集成電路設(shè)計(jì)和集成系統(tǒng)生產(chǎn)制造為核心的微電子技術(shù)產(chǎn)業(yè)是當(dāng)今世界經(jīng)濟(jì)競(jìng)爭(zhēng)的焦點(diǎn)，同時(shí)也是各項(xiàng)科技產(chǎn)業(yè)之間的引領(lǐng)性科技范疇。其涉及到的領(lǐng)域包括：基礎(chǔ)半導(dǎo)體材料的生產(chǎn)加工；隨著集成電路設(shè)計(jì)制造技術(shù)的不斷發(fā)展而不斷更新的電路設(shè)計(jì)方法和工具研究；集成電路測(cè)試與封裝技術(shù)等等。隨著半導(dǎo)體集成電路朝著超大規(guī)模（VLSI）及極大規(guī)模（ULSI）的發(fā)展，逐步發(fā)展起來的集成電路自動(dòng)化設(shè)計(jì)產(chǎn)業(yè)已經(jīng)逐步取代常規(guī)落后的設(shè)計(jì)手段。2013年Cadence設(shè)計(jì)系統(tǒng)公司宣布已經(jīng)勝利做到20納米系統(tǒng)級(jí)芯片流片測(cè)試，而美國(guó)科學(xué)家也第一次使用納米尺寸的絕緣體氮化硼和金量子點(diǎn)，完成量子遂穿效應(yīng)，研究創(chuàng)作成了不包含半導(dǎo)體的晶體管。經(jīng)歷幾十年，電子設(shè)備逐漸變得更小，科學(xué)家們已經(jīng)把百萬計(jì)個(gè)半導(dǎo)體集成制作到硅片上，納米級(jí)工藝的研發(fā)陳述，各種新型材料的應(yīng)用開發(fā)，將會(huì)是制造出更快捷的，耗電更少的，更致密，散熱更好的芯片。與此同時(shí)，中國(guó)電子產(chǎn)業(yè)的窘?jīng)r卻不容忽視，有專家認(rèn)為中國(guó)大陸電子產(chǎn)業(yè)近乎一片空白。全球近95%的筆記本電腦，90%的臺(tái)式機(jī)，80%的手機(jī)都在中國(guó)大陸生產(chǎn)，然而中國(guó)大陸屋恩沒有電子產(chǎn)業(yè)。原因很簡(jiǎn)單，拆開電腦手機(jī)，除了最低端的顯示器有少量大陸廠商供應(yīng)，其他的任何一個(gè)零部件，包括外殼大都是外資企業(yè)制造。目前，大陸境內(nèi)的半導(dǎo)體制造廠非常少，二位多數(shù)上產(chǎn)線盈利能力不強(qiáng)，國(guó)外企業(yè)也只將封裝測(cè)試中低端緩解部分轉(zhuǎn)移到大陸境內(nèi)，而要求較高的高端設(shè)計(jì)，基礎(chǔ)設(shè)備和特殊的材料仍然被牢牢控制。因而發(fā)展中國(guó)自己的集成電路行業(yè)變得刻不容緩。集成電路固有的體積小重量輕，引出線和焊接點(diǎn)少，壽命長(zhǎng)，可靠性高，性能好的特點(diǎn)，同時(shí)成本低，便于大量生產(chǎn)。所以集成芯片被廣泛應(yīng)用于人類所能觸及的各個(gè)領(lǐng)域，再生產(chǎn)生活以及國(guó)家經(jīng)濟(jì)發(fā)展安全保障方面，至關(guān)重要。論文章節(jié)折疊式共源共柵放大器零極點(diǎn)分析主要包括以下幾方面工作：分析產(chǎn)生的大電流、確定所需原件，設(shè)計(jì)電路結(jié)構(gòu)，還有電路的相關(guān)比較跟優(yōu)化。論文共分四章：第一章：主要講述課題背景，課題研究的目的及意義。第二章：簡(jiǎn)要介紹CMOS放大器的基本結(jié)構(gòu)，理論以及設(shè)計(jì)基礎(chǔ)，簡(jiǎn)要的介紹了幾種放大器類型，選取研究所需放大器。第三章：參考國(guó)內(nèi)外技術(shù)文獻(xiàn)，進(jìn)行折疊共源共柵放大器的零極點(diǎn)的具體分析，同時(shí)簡(jiǎn)要分析當(dāng)放大器為了實(shí)現(xiàn)某些功能，比如外加負(fù)載定容來濾波時(shí)，對(duì)放大器輸出的影響，以及零極點(diǎn)分析。將放大器的自身正常工作狀態(tài)下的零極點(diǎn)，與加上負(fù)載電容的零極點(diǎn)進(jìn)行對(duì)比，分析得出解決方案。第四章：采用HSPICE等仿真工具對(duì)設(shè)計(jì)出電路所需的基本元件，總體電路進(jìn)行仿真驗(yàn)證。CMOS運(yùn)算放大器的設(shè)計(jì)基礎(chǔ)該章節(jié)主要介紹了電路設(shè)計(jì)的原理和模型，包含其所需原件的原理模型，從最基本的MOS管的開始，介紹了電流比較器，模擬設(shè)計(jì)的八邊形法則，設(shè)計(jì)的總體框圖，各類放大器的工作特性，優(yōu)缺點(diǎn)，確定最后的電路模型。2.1電路設(shè)計(jì)的基本原理運(yùn)放大電流控制基本原理對(duì)于用運(yùn)放上電過程中，電源電壓從0增加到穩(wěn)定值時(shí)，該過程中負(fù)載電容充電，在放大器到達(dá)穩(wěn)定工作狀態(tài)的瞬間，由于外加大電容負(fù)載會(huì)導(dǎo)致放大器本身的相位特性，分析此時(shí)電路的零極點(diǎn)，可得極點(diǎn)向前偏移，電流瞬時(shí)增大，更會(huì)使得電路產(chǎn)生自激震蕩。為了消除這個(gè)影響，我們需要在放大器輸出端與電容之間加載一個(gè)電阻，分離電容對(duì)電路極點(diǎn)產(chǎn)生的影響。電流比較器基本原理電流比較器是根據(jù)電壓比較器得來，在此介紹電壓比較器的工作原理，即可得電流比較器的工作原理。電壓比較器是差分運(yùn)用運(yùn)算放大器得來，當(dāng)差分放大器處于開環(huán)狀態(tài)時(shí)，即為電壓比較器。運(yùn)放由兩個(gè)輸入端，正相輸入端和反相輸入端，當(dāng)正相輸入端的電壓大于反向輸入端的電壓時(shí)，即VA>VB時(shí)，輸出電壓Vout為1，當(dāng)正相輸入端電壓小于反相輸入端電壓，即VA<VB時(shí)，輸出電壓Vout為0。如圖2-1所示：圖2-1比較器原理圖MOS器件原理及模型想要得到設(shè)計(jì)所需的MOS管的尺寸，除了知道設(shè)計(jì)所需要的各類參數(shù)，還需要根絕實(shí)際情況仿真模擬得出結(jié)果，這就要利用設(shè)計(jì)仿真軟件得到：HSPICE、Cadence等。但在仿真模擬之前，也學(xué)要手動(dòng)計(jì)算出所需參數(shù)的理想值，這就必須了解必要的半導(dǎo)體器件知識(shí)，特別是MOS器件的原理和模型。下面是MOS管的基本原理和模型介紹。a）四端口b）三端口圖2-2MOS管子符號(hào)通過2-2展現(xiàn)的電路圖，其中每個(gè)電路均都有著其各自的作用。圖中前兩個(gè)表示為四端口電路，因?yàn)槠浔群髢蓚€(gè)MOS器件多了一個(gè)襯底連接，同樣可知道后兩個(gè)則表示為三端口連接，四端的符號(hào)各有其代表含義，其中S端表示為電路的源級(jí)，G端表示為電路的柵極，D端表示為電路的的漏極，最后B端是電路的襯底。PMOS和NMOS的區(qū)別在于，PMOS的襯底一般用于連接電路的電源，而NMOS的襯底則要和電路的地端相接。襯底和源級(jí)相接不會(huì)產(chǎn)生背柵效應(yīng)，而大多數(shù)電路都會(huì)選擇將襯底接在最高或最低點(diǎn)。為了電路的需要，以下的電路圖都會(huì)用三端口形式來表示。當(dāng)我們做出一個(gè)基本電路后，為了能夠更有效地去計(jì)算各種各樣的參數(shù)值，通常說。我們會(huì)畫出該電路的小信號(hào)模型，利用小信號(hào)可以方便于我們?nèi)ビ?jì)算分析我們的電路是否達(dá)到我們的標(biāo)準(zhǔn)。由于小信號(hào)的模型是根據(jù)電路所設(shè)計(jì)出來的，所以它的各項(xiàng)值都可以視為是準(zhǔn)確一致的。舉個(gè)例子來說，如圖2-3所示，可以仔細(xì)分析[1]。2.2.1MOS管的大信號(hào)模型NMOS管的輸出特性曲線，如圖2-3所示，根據(jù)輸出特性曲線，NMOS可分為三個(gè)工作狀態(tài)：線性區(qū)，飽和區(qū)，截止區(qū)。1．截止區(qū) （2-1）滿足式（2-1）條件，即柵源電壓小于閾值電壓，當(dāng)柵源電壓不夠大時(shí)管子沒法形成導(dǎo)電溝道，即MOS管不導(dǎo)通，此時(shí)的MOS管處于開路狀態(tài)，漏一源電流Ids（ID）表達(dá)式為： （2-2）2．飽和區(qū) （2-3）滿足式（2-3）條件時(shí)，溝道從形成到夾斷，因?yàn)楫?dāng)漏源電壓大于過驅(qū)動(dòng)電壓時(shí)，NMOS管溝道被夾斷，此時(shí)漏-源電流Ids幾乎不變，其電壓電源（V-I）特性如（2-4）式所示： （2-4）3．線性區(qū) （2-5）滿足式（2-5）條件時(shí)，此時(shí)的漏源電壓小于過驅(qū)動(dòng)電壓，溝道形成，但沒有被夾斷，此時(shí)NMOS管工作在線性區(qū)，其電壓電源（V-I）特性如式（2-6）所示： （2-6）圖2-3NMOS管輸出特性表2-1放大器相關(guān)參數(shù)Ids漏-源電流VDS漏-源電壓VGS柵-源電壓Vth閾值電壓μn（NMOS管）溝道表面電子遷移率Cox單位面積柵氧化層電容W晶體管柵極寬度L晶體管柵極長(zhǎng)度2.2.2MOS管的二級(jí)效應(yīng)上述分析中，運(yùn)用很多理想化假設(shè)，但是這些理想化假設(shè)在很多現(xiàn)實(shí)情況中是不完全符合的，下面就將介紹三個(gè)模擬電路中不可或缺的二級(jí)效應(yīng)：體效應(yīng)，溝道長(zhǎng)度調(diào)制效應(yīng)，亞閾值導(dǎo)電性。這些效應(yīng)影響著電路的正常工作狀態(tài)。1．體效應(yīng)當(dāng)襯底與源級(jí)之間的電壓差VSB不為零時(shí)就會(huì)產(chǎn)生體效應(yīng)，也可稱之為背柵效應(yīng)，此時(shí)MOS管的閾值會(huì)發(fā)生下式所顯示的變化： （2-7）如上式可以看出，背柵效應(yīng)的存在會(huì)給閾值電壓產(chǎn)生影響，當(dāng)襯底與源級(jí)之間的電壓增加時(shí)，閾值電壓也會(huì)隨之增加，反之，則降低。而此效應(yīng)的存在，會(huì)使得電路設(shè)計(jì)變得越來越復(fù)雜，給電路設(shè)計(jì)帶來困難。式（2-7）中個(gè)參數(shù)的含義是：表2-2MOS管參數(shù)含義VSB源襯電壓Vth0VSB為零時(shí)的閾值電壓（即體效應(yīng)為零時(shí)的閾值電壓）γ體效應(yīng)系數(shù)ΦF飽和溝道表面電位2．溝道長(zhǎng)度調(diào)制效應(yīng)如圖2-2所示，當(dāng)漏源電壓逐漸增加時(shí)，電子的活動(dòng)性增加，但是此時(shí)由于柵級(jí)電壓過大，會(huì)使得所產(chǎn)生的溝道夾斷，此時(shí)漏源電流Ids不會(huì)再像之前一樣變化很快，而是僅會(huì)有一點(diǎn)點(diǎn)增加，這種現(xiàn)象叫“溝道長(zhǎng)度調(diào)制效應(yīng)”。由于溝道長(zhǎng)度調(diào)制效應(yīng)的影響，飽和區(qū)的電壓電流（V-I）特性如式（2-8）所示： （2-8）式（2-8）中，溝道調(diào)制效應(yīng)參數(shù)λ，用來代表當(dāng)漏源電壓VDS變化時(shí)對(duì)溝道產(chǎn)生的影響參數(shù)，其中λ值很小。在溝道長(zhǎng)度調(diào)制效應(yīng)的影響下，電路設(shè)計(jì)中的柵的長(zhǎng)度需要根據(jù)具體情況來確定，或大或小，不能單靠簡(jiǎn)單的理論論斷。3．亞閾值導(dǎo)電在分析MOS管時(shí)，我們一直把其工作特性看成理想狀態(tài)來分析，但是實(shí)際情況卻不是這樣，在柵源電壓小于閾值電壓時(shí)，我們認(rèn)為MOS管不導(dǎo)通，但實(shí)際情況是，當(dāng)柵源電壓跟閾值電壓相等時(shí)，此時(shí)也由會(huì)由一個(gè)弱的反型層存在，產(chǎn)生了漏源電流，當(dāng)柵源電壓小于閾值電壓時(shí)，MOS管也漏源之間也是會(huì)有很小的電流存在，該電流值跟柵源電壓成指數(shù)關(guān)系。此為亞閾值導(dǎo)電特性。當(dāng)VDS>200mV左右時(shí)，這一效應(yīng)可用公式（2-9）表示為： （2-9）式（2-9）中，ξ>1是一個(gè)非理性因子，Vth=kT/q，常溫下約26mV。此時(shí)器件工作在弱反型區(qū)。2.2.3MOS管的小信號(hào)模型當(dāng)我們做出一個(gè)基本電路后，為了能夠更有效地去計(jì)算各種各樣的參數(shù)值，通常說。我們會(huì)畫出該電路的小信號(hào)模型，利用小信號(hào)可以方便于我們?nèi)ビ?jì)算分析我們的電路是否達(dá)到我們的標(biāo)準(zhǔn)。由于小信號(hào)的模型是根據(jù)電路所設(shè)計(jì)出來的，所以它的各項(xiàng)值都可以視為是準(zhǔn)確一致的。利用大信號(hào)模型得出的直流偏置點(diǎn)，在直流偏置點(diǎn)附近的很小的信號(hào)變化，利用該變化計(jì)算其他參數(shù)。圖2-4是完整的MOS管小信號(hào)模型[1]。圖2-4完整的MOS管小信號(hào)模型圖中： （2-10） （2-11） （2-12）表2-3小信號(hào)模型參數(shù)含義：ro輸出電阻gm飽和區(qū)跨導(dǎo)gmb襯底效應(yīng)跨導(dǎo)CSB源-襯底耗盡層電容CDB漏-襯底耗盡層電容CGS柵一源電容CGB柵一襯底電容CGD柵-漏電容通過手動(dòng)計(jì)算理想的參數(shù)值，需要根據(jù)電路得出其簡(jiǎn)化電路，也就是小信號(hào)模型。圖2-5所示為簡(jiǎn)化模型。圖2-5MOS管簡(jiǎn)化小信號(hào)模型模擬電路設(shè)計(jì)的八邊形法則：增益、速度、功耗、電源電壓、噪聲、電壓擺幅、輸入輸出阻抗等為運(yùn)放的主要性能參數(shù)。模擬電路設(shè)計(jì)的八邊形法則如下圖2-6所示：噪聲噪聲線性功耗輸入/輸出阻抗增益電源電壓速率電壓擺幅圖2-6模擬電路八邊形法則設(shè)計(jì)一個(gè)運(yùn)放時(shí)，需要全面考慮其主要性能參數(shù)，因?yàn)檫@些參數(shù)中的很多是相互影響，相互制約的，故而設(shè)計(jì)統(tǒng)籌兼顧，全面優(yōu)化。如圖“模擬電路設(shè)計(jì)的八邊形法則”所示，參照下圖的結(jié)構(gòu)，更明確地看出設(shè)計(jì)所在的重點(diǎn)及難處，此時(shí)就需要一個(gè)比較這種的方案，來使得各個(gè)參數(shù)都能達(dá)到理想值[1]。2.3運(yùn)算放大器概況及分類運(yùn)放的電路有很多種，每一種不同的運(yùn)放都有不同的作用及其功能，我們需要根據(jù)自己所設(shè)計(jì)的電路去選擇適合自己電路的不同的運(yùn)放。運(yùn)放的作用顧名思義就是用來提高電路的增益，很多情況下，由于運(yùn)放的不足之處使得，我們需要對(duì)運(yùn)放設(shè)計(jì)進(jìn)行二級(jí)放大，二級(jí)放大的作用在于使得該電路的增益獲得更高的增益，因此我們需要選好一個(gè)電路的運(yùn)放，避免電路的不必要浪費(fèi)。如下圖2-7所示就是一個(gè)二級(jí)運(yùn)放的電路圖。圖2-7常用的兩級(jí)運(yùn)算放大器的框圖圖2-7的框圖，描述了運(yùn)放的重要組成部分。雙極型運(yùn)放和CMOS運(yùn)放在結(jié)構(gòu)上非常相似，但是現(xiàn)今所用的放大器大多為CMOS運(yùn)放[3]。輸入級(jí)：結(jié)構(gòu)主要為差分電路結(jié)構(gòu)，在某些情況下還會(huì)提供一個(gè)差分到單端的變換。根據(jù)差分電路的的對(duì)稱性，可以使得電路有一個(gè)大的共模抑制比，降低噪聲，減少失調(diào)性能對(duì)電路的影響。增益級(jí)：使電路產(chǎn)生一個(gè)更高的增益。在電路所生成增益不足以滿足電路要求時(shí)，可以使用該級(jí)。輸出級(jí)：輸出級(jí)一般由源極跟隨器或推挽放大器組成，用于降低輸出電阻，維持大的信號(hào)擺幅。偏置電路：主要用于為每只晶體管建立適當(dāng)?shù)撵o態(tài)工作點(diǎn)。補(bǔ)償電路：在運(yùn)算放大器加負(fù)反饋時(shí)，保持整個(gè)電路工作的穩(wěn)定。在理想情況下，運(yùn)算放大器具有無限大的差模電壓增益、無限大的輸入電阻和零輸出電阻。但是現(xiàn)實(shí)情況下，運(yùn)算放大器的性能只能接近這些值。圖2-8顯示了運(yùn)放的電路符號(hào)：圖2-8運(yùn)算放大器的符號(hào)圖2-8中，“－”表示反向輸入端，“+”表示同向輸入端。在非理想狀態(tài)下，輸出電壓，的表達(dá)式為： （2-13）表示開環(huán)差模電壓增益；和分別是作用在同相端和反向端的輸入電壓。在運(yùn)放的增益足很大時(shí)，運(yùn)放電路外加的負(fù)反饋電路后，其輸入與輸出形成反饋回路，而輸入端口就形成了零子端口，外接入端口的電壓為零時(shí)，輸出亦為零。在圖2-6中，假設(shè)： （2-14） （2-15）那么： （2-16）下圖2-9展示了一個(gè)由運(yùn)放所構(gòu)成的電壓放大器，輸入端接電壓根據(jù)運(yùn)放特性，得到輸出端一個(gè)放大了的電壓。圖2-9用運(yùn)算放大器構(gòu)成的電壓放大器輸出電壓通過R2接至反向輸入端，形成負(fù)反饋通路，用來控制放大器工作在穩(wěn)定狀態(tài)，輸入加在同相輸入端時(shí)，輸出電壓與輸入電壓方向相同，加在反相輸入端時(shí)，輸出電壓與輸入電壓方向相反。當(dāng)只提供輸入信號(hào)Vinp，此時(shí)Vinn=0，輸入點(diǎn)壓接在同相輸入端，此時(shí)電壓放大器稱為同向放大器。當(dāng)只提供輸入信號(hào)Vinn時(shí)，此時(shí)Vinp=0，輸入電壓接在反相輸入端，此時(shí)電壓放大器稱為反向放大器[4]。20多年前，為了適應(yīng)各種各樣的不同的電路設(shè)計(jì)與要求，很多放大器被制造成各種通用模塊，以便更好，更方便的應(yīng)用。有時(shí)盲目追求某個(gè)單獨(dú)的高指標(biāo)，會(huì)造成其他指標(biāo)的不符合，而這些是很不希望看到的。與此相反，今天的運(yùn)算放大器設(shè)計(jì)不再盲目的追求單項(xiàng)指標(biāo)，而是方各項(xiàng)指標(biāo)的綜合考慮，在尋求高增益的情況下，帶寬，擺率，低功耗等也會(huì)有很好的適應(yīng)值。放大器主要有差分放大器，共源共柵放大器，套筒式共源共柵放大器，折疊共源共柵放大器等。2.3.1簡(jiǎn)單的共源共柵放大器圖2-10為共源共柵放大器結(jié)構(gòu)，英文俗稱cascode。簡(jiǎn)要分析該結(jié)構(gòu)，單看M1管，也就是將M1管的漏極看作輸出端空載，此時(shí)即為共源結(jié)構(gòu)，單看M2管，將其源端以下結(jié)構(gòu)看成輸入級(jí)，該結(jié)構(gòu)即為共柵結(jié)構(gòu)。將兩個(gè)結(jié)構(gòu)合并在一起，就是共源共柵結(jié)構(gòu)放大器，其中流經(jīng)M1和M2的電流相等。圖2-10簡(jiǎn)單的共源共柵放大器下面來分析圖2-10共源共柵結(jié)構(gòu)的偏置條件。為了保證M1工作在飽和區(qū)，必須滿足Vx≥Vin－VTH1。假如M1和M2都處于飽和區(qū)，則Vx主要由Vb決定：Vx=Vb－VGS2。因此，Vb－VGS2≥Vin－VTH1。為了保證M2飽和，必須滿足Vout≥Vb－VTH2，如果Vb的取值使M1處于飽和區(qū)邊緣，則Vout≥Vin－VTH1+VGS2－VTH2。從而保證M1和M2的過驅(qū)動(dòng)電壓與M1和M2工作在飽和區(qū)的最小輸出電平相等。也就是說，電路中M2管的增加，會(huì)使電路的輸出擺幅減小，減小的量至少為M2的過驅(qū)動(dòng)電壓。我們也說成M2“層疊”在M1上[17]。圖2-11是考慮共源共柵小信號(hào)模型所得出的小信號(hào)等效電路，要使電路正常工作，首先要確保兩個(gè)晶體管都工作在飽和區(qū)。如果，即忽略溝道調(diào)制效應(yīng)，根據(jù)小信號(hào)模型可看出，共源共柵放大器的輸出電壓增益僅僅跟M1管，也就是共源結(jié)構(gòu)有關(guān)，與M2無關(guān)。共源共柵放大器的增益等于共源結(jié)構(gòu)的增益。圖2-11共源共柵結(jié)構(gòu)的小信號(hào)等效電路共源共柵放大器的一個(gè)最為重要的特性：輸出電阻很大。根據(jù)圖2-12所示，來計(jì)算共源共柵放大器的輸出電阻。圖2-12共源共柵結(jié)構(gòu)輸出電阻的計(jì)算為了計(jì)算輸出電阻Rout，將M1管近似看成是一個(gè)阻值為ro1的電阻，可將電路看成是帶有源級(jí)負(fù)載電阻的共源級(jí)放大電路，該電路的輸出電阻計(jì)算公式為如下（2-20）所示： （2-20）（具體推導(dǎo)從略），可得： （2-21）假設(shè)，可得： （2-22）由上式可以看出，M2存在使得M1的輸出阻抗得到明顯的提高，從原來的(gm2+gmb2)ro1，變?yōu)楝F(xiàn)在的(gm2+gmb2)ro2ro2。雖然共源共柵接狗會(huì)帶來打的輸出阻抗，但是由于太多共源共柵結(jié)構(gòu)需要很大的電壓，而打的電壓也是很難得到，因而不會(huì)采取太多個(gè)共源共柵結(jié)構(gòu)。下圖2-15是帶電流源負(fù)載的共源共柵結(jié)構(gòu)。圖2-13帶電流源負(fù)載的共源共柵結(jié)構(gòu)電路分為兩種，一種是線性電路，另一種就是非線性電路。共源共柵電路就屬于線性電路，其增益的計(jì)算公式為-GmRout，Rout即為本電路的輸出電阻，由于材料的本身限制，所以該電路的Gm為不可變得數(shù)值，當(dāng)我們需要增加電路的增益時(shí)候，則必須要增加電路的輸出電阻。我們一定要學(xué)會(huì)熟練明確的應(yīng)用運(yùn)放來增加電路的增益[1]。下面來計(jì)算圖2-13電路的電壓增益。因?yàn)镸1產(chǎn)生的小信號(hào)電流中的一部分被電阻ro1分流到地，電路中實(shí)際的Gm要略微小于gm1，如圖2-14所示。分析圖2-14可得： （2-23）因此整體的跨導(dǎo)為 （2-24）由式（2-21）可知 （2-25）由輔助定理，電壓增益為 （2-26）將式（2-24）和（2-25）代入式（2-26）可得 （2-27）假設(shè)，那么 （2-28）圖2-14帶電流源負(fù)載的共源共柵結(jié)構(gòu)的電壓增益的計(jì)算共源共柵結(jié)構(gòu)不一定起放大器的作用。這種結(jié)構(gòu)的另一種普遍應(yīng)用是構(gòu)成恒定電流源，高的輸出阻抗提供一個(gè)接近理想的電流源[16]。如圖2-15所示。圖2-15PMOS共源共柵結(jié)構(gòu)組成電流源負(fù)載2.3.2套筒式共源共柵運(yùn)算放大器運(yùn)算放大器分為單端輸出放大器，雙端輸出放大器，下圖2-16所示的（a）和（b）分別表示套筒式運(yùn)放的單端輸出和雙端輸出，套筒式運(yùn)放電路雖然具有很高的電壓增益，但是隨之而來的犧牲確實(shí)不容忽視，例如電路的擺幅減小，極點(diǎn)增加。套筒式運(yùn)放和折疊式運(yùn)放兩者相比，在同等條件下前者比后者的輸出擺幅要小些。在圖（b）電路中，輸出端電壓最小值為：Vout=VOD3+VOD1+VCSS，輸出端電壓最大值為：Vout=VDD－|VOD7|－|VOD5|。因此運(yùn)算放大器每一邊的兩峰值之間的擺幅為：VDD－（VOD1+VOD3+VCSS+|VOD7|+|VOD5|）。a）單端輸出b）差動(dòng)輸出圖2-16套筒式共源共柵運(yùn)算放大器作為套筒式運(yùn)算放大器，高的電壓增益為其顯著優(yōu)點(diǎn)，但是其很難應(yīng)用輸入與輸出短路的方式實(shí)現(xiàn)單位增益緩沖器，因而其職能作為放大器來應(yīng)用。該為套筒式運(yùn)算放大器的另一個(gè)缺點(diǎn)。如圖2-17所示。下面來分析其原因：為了使電路正常工作，就要求M2和M4都工作在飽和區(qū)，條件是Vout≤Vx－VTH4還有Vout≤Vb－VTH4。由于Vx=Vb－VGS4，所以Vb－VTH4≤Vb－VGS4+VTH2。這個(gè)輸出電壓的范圍只等于VTH4－（VGS4－VTH2），雖然通過把M4的過驅(qū)動(dòng)電壓，減到最小，可以使這個(gè)電壓范圍最大，但總是小于VTH2[1]。圖2-17輸入與輸出短路的套筒式共源共柵運(yùn)放接下來要計(jì)算圖2-16（b）的電壓增益，可以利用“半邊電路”的概念簡(jiǎn)化電路模型，將電路逐漸簡(jiǎn)化為小信號(hào)電路，分析小信號(hào)電路來簡(jiǎn)化計(jì)算過程。由于該電路雙邊對(duì)稱故而可以構(gòu)建如圖2-18所示的半邊電路，該電路分別是NMOS與PMOS的共源共柵放大器結(jié)構(gòu)的級(jí)聯(lián)。圖2-18套筒式共源共柵運(yùn)放的半邊電路圖2-18電路的輸出電阻為兩個(gè)共源共柵結(jié)構(gòu)的輸出電阻的并聯(lián)。所以總輸出電阻為 （2-29）其中Rout1,3為晶體管M1和M3組成的共源共柵結(jié)構(gòu)的輸出電阻，Rout5,7為晶體管M5和M7組成的共源共柵結(jié)構(gòu)的輸出電阻，根據(jù)共源共柵放大器輸出電阻公式（2-21），可知： （2-30） （2-31）所以有： （2-32）假設(shè)，，根據(jù)上面的輔助定理有： （2-33）所以有： （2-34）可見，套筒式共源共柵的增益很大。2.3.3折疊式共源共柵運(yùn)算放大器目前共源共柵放大器已經(jīng)逐漸取代了傳統(tǒng)的套筒式運(yùn)放，因?yàn)楣苍垂矕欧糯笃鞯妮敵鰯[幅明顯比它更大，而且易于對(duì)輸入與輸出進(jìn)行操作如圖2-19，就是一個(gè)例子，通過實(shí)例我們可以看出這是一個(gè)PMOS的共源共柵放大器，通過它進(jìn)行分析研究對(duì)比于以前的運(yùn)放。圖2-19折疊共源共柵運(yùn)放選擇首先計(jì)算如圖2-19顯示的折疊共源共柵運(yùn)算放大器的最大電壓輸出擺幅，從圖2-19可以看出，輸出擺幅的低端為VOD3+VOD5，高端為VDD－|VOD7|－|VOD9|，因此運(yùn)放每一邊的兩峰值之間的擺幅等于VDD－（VOD3+VOD5+|VOD7|+|VOD9|）。同上面介紹的圖2-16（b）的套筒式共源共柵的輸出擺幅相比，擺幅大了一個(gè)尾電流源的過驅(qū)動(dòng)電壓。折疊結(jié)構(gòu)的缺點(diǎn)為：會(huì)產(chǎn)生很大的功耗[17]，這是因?yàn)椋涸趫D2-16中，一個(gè)偏置電流ISS供給輸入管和共源共柵管，而圖2-19中，輸入對(duì)管要求加額外偏置電流。也就是說ID5=ISS/2+ID3。下面來計(jì)算圖2-19折疊共源共柵運(yùn)放的小信號(hào)電壓增益。因?yàn)楣苍垂矕欧糯箅娐繁旧淼膶?duì)稱特性，故而應(yīng)用“半邊電路”原理，可以將其運(yùn)用在圖2-19電路中，得到折疊式共源共柵放大器的的半邊電路，像下圖2-20所顯示。圖2-20折疊式共源共柵的半邊電路由上面的輔助定理我們知道電壓增益： （2-35）因此為了得到運(yùn)放的小信號(hào)電壓增益，我們需要計(jì)算得出Gm和Rout即可。首先我們來求Gm。把輸出短接到地上，可得圖2-21所示電路：圖2-21輸出對(duì)地短路的等效電路簡(jiǎn)要分析上圖2-21，從M3的漏極往里看將電路等效，此時(shí)可以得出通過M3的電流即為M1的漏電流，而此時(shí)根據(jù)分析電路工作狀態(tài)，所得到電路輸出阻抗遠(yuǎn)低于ro5||ro1，即： （2-36）因此 （2-37）再來計(jì)算Rout。接下來需要根據(jù)小信號(hào)模型的來簡(jiǎn)化電路，如下圖2-22所示。圖2-22輸出開路等效電路根據(jù)如圖顯示，經(jīng)過分析上述電路，可以等效的把輸出的電阻看成是兩部分電阻的并聯(lián)，以節(jié)點(diǎn)A為分界，第一部分的輸出電阻為Rout7,9，第二部分的輸出電阻為Rout1,3。則總電阻Rout為電阻Rout7,9和Rout1,3的并聯(lián)。先來計(jì)算Rout7,9。分析電路結(jié)構(gòu)可以得出M7和M9共同組成了共源共柵結(jié)構(gòu)，分析共源共柵結(jié)構(gòu)，根絕其定理及推導(dǎo)公式，可以得出輸出電阻的公式（2-22）可求得M7和M9構(gòu)成的共源共柵結(jié)構(gòu)的輸出電阻Rout7,9，即： （2-38）節(jié)點(diǎn)A下面的一部分可以看成帶負(fù)反饋電阻ro1||ro5的共源級(jí)。由帶負(fù)反饋的共源級(jí)的輸出電阻的公式（2-20），并假設(shè)gmro>>1，可得： （2-39） （2-40）將式（4-32）和（2-40）代入式（2-35）可得： （2-41）這個(gè)增益與套筒式運(yùn)放的增益相比，大約小了2~3倍。原因有兩點(diǎn)：1．當(dāng)器件的主要參數(shù)都相同時(shí)，比如：尺寸和偏置電流等，PMOS與NMOS輸入差動(dòng)管兩者相比，前者所表現(xiàn)出的跨導(dǎo)較低。2．根據(jù)公式可看出ro1||ro5很大的影響，從共源共柵結(jié)構(gòu)端和輸入結(jié)構(gòu)端的兩個(gè)支路電流，共同經(jīng)過M5，這兩個(gè)之路電流減小了輸出阻抗。需要注意的是，“折疊點(diǎn)”（即M3和M4的源端）的極點(diǎn)，與套筒式結(jié)構(gòu)的共源共柵的源端對(duì)應(yīng)的極點(diǎn)相比，更靠近坐標(biāo)原點(diǎn)。下面來分析其原因，如圖2-23所示。a）套筒式的電容b）折疊式的電容圖2-23套筒式和折疊式共源共柵運(yùn)放的器件電容對(duì)非主極點(diǎn)的影響。在圖2-23（a）中，節(jié)點(diǎn)A處會(huì)有一個(gè)寄生電容Ctot，該寄生電容是由上下兩個(gè)MOS管M3和M1引起的，主要是由CGS3、CSB3、CDB1、CGD1等電容組成，當(dāng)電路由（a）的單邊電路變?yōu)殡p邊電路，例如圖（b），節(jié)點(diǎn)A的負(fù)載電容Ctot，除了包含CGS3、CSB3、CDB1、CGD1，還有兩個(gè)大電容CGD5和CDB5，要想使電路正常工作，此時(shí)的M5的柵寬必須很大，這樣以才能使電路在小的過驅(qū)動(dòng)電壓下，可以允許大電流的通過。實(shí)現(xiàn)折疊共源共柵運(yùn)放結(jié)構(gòu)不一定僅僅拘泥于某個(gè)種類，根據(jù)具體情況，選擇分析所用到的結(jié)構(gòu)，例如除了可以用如圖2-19所示的PMOS差分對(duì)管做為輸入，還可以用NMOS差分對(duì)管做為輸入。如圖2-24所示。對(duì)于該運(yùn)算放大器的電路結(jié)構(gòu)的折疊點(diǎn)B，其對(duì)應(yīng)的極點(diǎn)由M3的跨導(dǎo)以及背柵效應(yīng)跨導(dǎo)與該節(jié)點(diǎn)所產(chǎn)生的寄生電容有關(guān)，即極點(diǎn)由和節(jié)點(diǎn)B的寄生電容電容的乘積決定，但是理論上來說，與極點(diǎn)相關(guān)的兩個(gè)乘積項(xiàng)的數(shù)值都比較大。在此作出分析，對(duì)于電路整體而言其中M3的跨導(dǎo)比較低，而M5可以提供較大的電容，為了使電路的半邊電路通過較大的電流（通過M1和M3的電流），此時(shí)要求M5必須有較大的柵寬，所以該運(yùn)算放大器的折疊點(diǎn)B的極點(diǎn)與圖2-19運(yùn)算放大器的折疊點(diǎn)的極點(diǎn)相比，前者的極點(diǎn)更低。通常情況下，一項(xiàng)指標(biāo)的增加會(huì)導(dǎo)致其他指標(biāo)的下降，上面所講述的運(yùn)算放大器的極點(diǎn)變的更低，我們可能會(huì)擔(dān)心對(duì)其增益會(huì)不會(huì)有影響，經(jīng)研究表明，確實(shí)會(huì)帶來影響，但是該影響確實(shí)正向的，因?yàn)槭撬梢蕴峁┍葓D2-19的運(yùn)算放大器更高的增益，產(chǎn)生這種影響的原因是：載流子在NMOS管中的遷移率變的更大了[1]。圖2-24NMOS差分管作為輸入的折疊共源共棚運(yùn)放折疊式的共源共柵運(yùn)算放大器除了栓段輸出，其也可以像其他放大器一樣被設(shè)計(jì)成單端輸出，像下圖2-25所展示的。圖2-25單端輸出的折疊共源共柵運(yùn)放結(jié)論：對(duì)于折疊式共源共柵運(yùn)算放大器和套筒式共源共柵運(yùn)算放大器來說，兩者都有優(yōu)缺點(diǎn)，目前還沒有十全十美的設(shè)計(jì)，都是根據(jù)特定的要求選擇比較合適的設(shè)計(jì)。折疊式共源共柵放大器的優(yōu)點(diǎn)是：輸出電壓擺幅較大、輸入輸出可以短接，而且共模輸入電平更容易選取。而其缺點(diǎn)是：電壓增益很低、電路的功耗很大，極點(diǎn)的頻率很低，噪聲很大[17]。尖峰電流控制電路選用折疊共源共柵放大器作為其電路放大器。2.4折疊共源共柵放大器輸出級(jí)設(shè)計(jì)折疊共源共柵放大器的電路在應(yīng)用時(shí)，通常會(huì)在輸出端加一個(gè)輸出控制電路，該電路的可以降低電路某些缺點(diǎn)。在折疊共源共柵放大器后面加一個(gè)共漏極放大器，也叫源極跟隨器，其由兩個(gè)MOS管構(gòu)成。源跟隨器結(jié)構(gòu)具可以提供大電流增益以及小輸出電，因而可以起到優(yōu)化電路的目的。由于源跟隨器的輸出節(jié)點(diǎn)是其源級(jí)節(jié)點(diǎn)，因而MOS器件的工作狀態(tài)還跟體效應(yīng)有關(guān)。體效應(yīng)的存在使得閾值電壓K隨輸出電壓的增加而增加，進(jìn)而造成其最大輸出電壓遠(yuǎn)小于VDD。下圖2-26所示，該電路將電流漏做為負(fù)載的源極跟隨器。在下圖2-26，分析電路，理論條件下，當(dāng)Vin接近VSS時(shí)，此時(shí)M2管關(guān)閉，即不導(dǎo)通，輸出電壓Vout擁有最小值，該最小值為VSS，又因?yàn)榱鬟^M2管的電流接近零，故而允許輸出電壓為最小值VSS。當(dāng)然此結(jié)果時(shí)不考慮外部負(fù)載的工作條件下得來的，當(dāng)源極跟隨器要求需要有外部負(fù)載產(chǎn)生的電流流入時(shí)，此時(shí)輸出電壓Vout就不會(huì)是理想情況下的最小值VSS，而是要比該值大一些?？梢约僭O(shè)Vin可以達(dá)到VDD且沒有輸出電流，此時(shí)Vout的最大值為： （2-59）由上式可以看出，源級(jí)跟隨器電路的輸出電壓擺幅是會(huì)受到限制的，輸出最低值能到VSS,但是輸出最大值是沒法到達(dá)VDD的。圖2-26以電流漏為負(fù)載的源極跟隨器由于源跟隨器的負(fù)反饋特性，所以其失真同甲類運(yùn)算放大器相比，要好很多，而且源級(jí)跟隨器的效率和甲類運(yùn)算放大器相類似。由于體效應(yīng)，MOS源極跟隨器的小信號(hào)電壓增益總是小于1。在一定范圍的電源電壓下，要獲得更好的電壓增益，負(fù)載阻抗必須盡可能大，如果這種電路驅(qū)動(dòng)一個(gè)低阻抗負(fù)載，為了使信號(hào)電平的損失小到可以忽略不計(jì)，就必須在放大器后面放置一個(gè)“緩沖器”，源跟隨器就可以起到一個(gè)電壓緩沖器的作用[16,17]。2.5本章小結(jié)本章從CMOS電路設(shè)計(jì)的需要出發(fā)，主要介紹了所需電路基本原件的工作原理，繼而介紹了MOS器件的工作和基本概念，接著詳細(xì)地分析和介紹了CMOS模擬電路的幾種基本組成單元，著重分析這些技術(shù)的原理，并說明了這些技術(shù)的優(yōu)缺點(diǎn)。主要介紹了電流比較器的基本原理，對(duì)運(yùn)算放大器的進(jìn)行了基本的介紹，包括其性能，結(jié)構(gòu)組成等。并給出了幾種常見的運(yùn)算放大器電路。為研究、分析和設(shè)計(jì)折疊共源共柵放大器的大電流控制電路結(jié)構(gòu)打下了基礎(chǔ)。第3章電路設(shè)計(jì)分析本章主要分析折疊共源共柵放大器的零極點(diǎn)產(chǎn)生的原因，通過化簡(jiǎn)電路得到小信號(hào)模型，分析小信號(hào)模型計(jì)算得到折疊共源共柵放大器的傳輸函數(shù)，通過分析傳輸函數(shù)，得到放大器的零極點(diǎn)。同時(shí)分析放大器在加上大電容負(fù)載后的電流變化，零極點(diǎn)變化以及抑制這些變化的解決方案。3.1設(shè)計(jì)指標(biāo)表3-1放大器設(shè)計(jì)指標(biāo)參數(shù)名稱設(shè)計(jì)要求電源電壓5V運(yùn)放內(nèi)部負(fù)載電容2pF輸入失調(diào)電壓≤0.5mV靜態(tài)功耗≤2mW開環(huán)電壓增益≥80dB單位增益帶寬≥5MHz轉(zhuǎn)換速率≥90V/μs靜態(tài)功耗≤2mW相位裕度≥60°共模抑制比（CMRR）≥60dB電源抑制比（PSRR）≥50dB工藝參數(shù)0.5μmCMOS3.2折疊共源共柵放大器的極點(diǎn)分析有些為了明確區(qū)分極點(diǎn)和零點(diǎn)，得出極點(diǎn)是由于結(jié)點(diǎn)和地之間有寄生電容造成，零點(diǎn)是由于輸入和輸出之間有寄生電容造成的結(jié)論，但是通過分析零極點(diǎn)，可以得到，零極點(diǎn)僅僅是傳輸函數(shù)的分子分母分別等于零時(shí)得到的數(shù)值。零極點(diǎn)與電容電阻有關(guān)，當(dāng)電容或者電阻發(fā)生變化時(shí)，零極點(diǎn)也會(huì)受其影響，發(fā)生變化。一般的說，零點(diǎn)用于增強(qiáng)增益（幅度及相位），極點(diǎn)用于減少增益（幅度及相位），電路中一般零點(diǎn)極點(diǎn)是電容倒數(shù)的函數(shù)（如1/C）。折疊共源共柵運(yùn)算放大器電路結(jié)構(gòu)，如下圖3-1所示：圖3-1折疊共源共柵放大器電路要分析電路的極點(diǎn)，就要先對(duì)電路進(jìn)行簡(jiǎn)化分析，而在共源共柵電路中，為了使相位裕度符合要求，需要加載密勒補(bǔ)償電容，其通常連接在運(yùn)放輸出節(jié)點(diǎn)X與運(yùn)放第一級(jí)輸出節(jié)點(diǎn)Y之間，下面通過分析來確定零極點(diǎn)產(chǎn)生的原因與所給出理論是否符合。為了分析放大器的零極點(diǎn)，需要對(duì)放大器進(jìn)行化簡(jiǎn)，得到小信號(hào)電路模型如下圖3-2所示：圖3-2折疊共源共柵放大器小信號(hào)模型為了得到小信號(hào)電路模型，需要一些電路處理技巧，首先，要將所有外接恒流源置零，也可看做是接地。其次要考慮電路的各種效應(yīng)。第一，如果輸入為高頻信號(hào)，則需要考慮MOS管的寄生電容，如Cgs和Cgd。這些寄生電容的存在，會(huì)使電路的特性發(fā)生變換，故而分析電路時(shí)，需要將他們考慮進(jìn)去。對(duì)于低頻響應(yīng)而言，則無此寄生電容影響。第二，考慮背柵效應(yīng)，當(dāng)襯底與源級(jí)的點(diǎn)位不相同時(shí)，此時(shí)會(huì)有背柵效應(yīng)產(chǎn)生，故而在分析電路是，需要把背柵效應(yīng)考慮在內(nèi)。然而，通常情況下，分析極點(diǎn)問題，我們一般忽略除卻密勒等效電容跟負(fù)載電容以外的寄生電容，通過計(jì)算得到第一極點(diǎn)，第二極點(diǎn)，分析得到主極點(diǎn)。根據(jù)上圖小信號(hào)模型可以分析得出傳輸函數(shù)如下式（3-1）： （3-1）而放大器的兩個(gè)極點(diǎn)，其為傳輸函數(shù)的分母多項(xiàng)式的根，此時(shí)把兩個(gè)極點(diǎn)的頻率分別用和表示，分母多項(xiàng)式可以表示為（3-2）： （3-2）放大器的主極點(diǎn)遠(yuǎn)小于第二極點(diǎn)，假設(shè)主極點(diǎn)頻率為，那么,那上式（3-2）可以化簡(jiǎn)為（3-3）所示：（3-3）那么，主極點(diǎn)頻率的值可以近似為式（3-1）的分母中的項(xiàng)的系數(shù)，也就是如下式（3-4）所顯示： （3-4）通過上述（3-4）主極點(diǎn)的關(guān)系式，可以看出，主極點(diǎn)的值與密勒補(bǔ)償電容，以及負(fù)載電容，還有電阻有關(guān)，當(dāng)其中一種發(fā)生變化時(shí)，放大器的主極點(diǎn)也就會(huì)相繼發(fā)生變化，所以要控制主極點(diǎn)的大小，那么就要從電容以及電阻入手。3.3折疊共源共柵放大器的零點(diǎn)分析運(yùn)算放大器出現(xiàn)的零點(diǎn)與傳輸函數(shù)有關(guān)，要想分析得到折疊式共源共柵放大器的零點(diǎn)，就需要得到傳輸函數(shù)，此時(shí)需要得到電路的小信號(hào)模型，通過小信號(hào)模型，計(jì)算出傳輸函數(shù)，如3.2節(jié)所示。想要計(jì)算零點(diǎn)，就需要使得輸出函數(shù)算數(shù)結(jié)果為零，此時(shí)就要求傳輸函數(shù)的分子等于零，進(jìn)而可以得到共源共柵放大器的零點(diǎn)如下（3-5）式： (3-5)那么零點(diǎn)的頻率為式(3-6)： (3-6)通過式（3-6）可以看出，零點(diǎn)頻率與密勒補(bǔ)償電容有關(guān)，通過改變密勒補(bǔ)償電容的大小，就能改變零點(diǎn)的大小。要想控制放大器穩(wěn)定工作，那么零點(diǎn)的值不能小于極點(diǎn)，故而密勒補(bǔ)償電容的值不能過大。3.4運(yùn)放上電過程中的電流分析及極點(diǎn)分析在放大器應(yīng)用中，有時(shí)為了達(dá)到濾除高頻信號(hào)的目的，會(huì)在放大器輸出端直接加載一個(gè)負(fù)載電容，有時(shí)這個(gè)負(fù)載電容的值會(huì)過大，而當(dāng)電容值過大時(shí)，會(huì)對(duì)放大器本身的極點(diǎn)產(chǎn)生影響，即導(dǎo)致極點(diǎn)變化，但是對(duì)于零點(diǎn)的影響不大，因?yàn)樯鲜鲂」?jié)已經(jīng)通過計(jì)算證明了，零點(diǎn)的產(chǎn)生是由于輸入和輸出之間有寄生電容造成的。極點(diǎn)的變化會(huì)造成增益提前下降，可能會(huì)導(dǎo)致增益的3dB帶寬消失，進(jìn)而使得放大器在穩(wěn)定工作瞬間，會(huì)在輸出端產(chǎn)生一個(gè)尖峰電流。電路如圖3-3所示：圖3-3示例電路模型對(duì)于圖3-3電路所示，當(dāng)負(fù)載電容為5uF，此時(shí)在電路輸出端產(chǎn)生大電流為4.5m，比正常電流高出2m，可以從仿真電路圖中看出，仿真圖如下圖3-4所示：圖3-4電流仿真圖在由大的負(fù)載電容作用下的極點(diǎn)如式（3-7）： （3-7）零點(diǎn)如式（3-8）： （3-8）結(jié)合式（3-4）和（3-6）通過與式（3-7）和（3-8）對(duì)于，可以看出極點(diǎn)發(fā)生了變化，而零點(diǎn)與負(fù)載電容沒有必然聯(lián)系，故而其不會(huì)再負(fù)載電容的影響下發(fā)生變化。極點(diǎn)變化狀態(tài)是我們不希望的，也是在放大器應(yīng)用中所不希望的，故而解決這種現(xiàn)象變得尤為重要。3.5抑制極點(diǎn)變化方案以上章節(jié)分析了導(dǎo)致極點(diǎn)變化的原因，以及極點(diǎn)變化對(duì)電路產(chǎn)生的影響，即在輸出端產(chǎn)生瞬時(shí)尖峰電流。為了解決這種問題，我們就需要在運(yùn)放輸出端與負(fù)載電容之間加載一個(gè)電阻，讓該電阻與負(fù)載電容組成STC網(wǎng)路，分離極點(diǎn)，減少對(duì)放大器的影響。具體電路如下圖3-5所示。圖3-5最終設(shè)計(jì)電路通過計(jì)算獲得電阻R4的值，然后按照上述電路模型，以及小信號(hào)模型，重新計(jì)算出此時(shí)的主極點(diǎn)，如式（3-9）： （3-9）通過分析對(duì)比式（3-7）和（3-9）以及（3-4）結(jié)果，可以發(fā)現(xiàn)，極點(diǎn)的變化明顯得到改善，可以得出結(jié)論，該電路結(jié)構(gòu)很好的控制了負(fù)載大電容對(duì)放大器的零極點(diǎn)的影響，抑制了極點(diǎn)變化，控制了輸出電流。3.6本章小結(jié)本章主要進(jìn)行了折疊共源共柵放大器的零極點(diǎn)分析。以及零極點(diǎn)對(duì)放大器的影響。零點(diǎn)增強(qiáng)增益，而極點(diǎn)降低增益。極點(diǎn)是由于結(jié)點(diǎn)和地之間有寄生電容造成的，零點(diǎn)是由于輸入和輸出之間有寄生電容造成的，一般輸入和輸出之間的零極點(diǎn)考慮多一點(diǎn),主要是因?yàn)檩斎胼敵鲇休^大的電阻，造成了極點(diǎn)偏向原點(diǎn)。分析了運(yùn)算放大器在正常工作狀態(tài)下的零極點(diǎn)要求，以及在某些應(yīng)用中由于考慮不周造成的零極點(diǎn)變化現(xiàn)象，比如在濾波電容的應(yīng)用中，有時(shí)會(huì)忽略零極點(diǎn)問題，而在放大器輸出端直接加載負(fù)載大電容，而當(dāng)負(fù)載電容過大時(shí)，其會(huì)對(duì)放大器的零極點(diǎn)變化，使得放大器上電時(shí)，輸出端產(chǎn)生瞬時(shí)尖峰電流。同時(shí)介紹了解決方案，并將正常工作狀態(tài)的運(yùn)放時(shí)的零極點(diǎn)狀態(tài)，與直接加載外部負(fù)載大電容以后的零極點(diǎn)進(jìn)行對(duì)比，然后將改進(jìn)電路的零極點(diǎn)與直接加負(fù)載大電容和運(yùn)放本身的零極點(diǎn)進(jìn)行比較，驗(yàn)證設(shè)計(jì)電路是否實(shí)際達(dá)到了所要實(shí)現(xiàn)的功能。通過對(duì)比，得出結(jié)論，設(shè)計(jì)的電路很好的控制了零極點(diǎn)的變化。第4章電路仿真4.1放大器增益此設(shè)計(jì)對(duì)放大器的開環(huán)增益，相位裕度，有一定要求，根據(jù)放大器要求的開環(huán)增益，相位裕度，及計(jì)算公式，確定大概的溝道寬長(zhǎng)比，進(jìn)而運(yùn)用軟件仿真得出實(shí)際設(shè)計(jì)想要的結(jié)果，仿真圖如下圖4-1所示：圖4-1增益仿真圖分析圖4-1可得，此時(shí)折疊共源共柵放大器的增益為110dB，帶寬為14MHz，相位裕度為74.8，符合設(shè)計(jì)要求。4.2放大器的靜態(tài)功耗對(duì)于整個(gè)放大器的靜態(tài)功耗，要求不超過2mW，通過仿真得到實(shí)際電路的靜態(tài)功耗如下圖所示，其中所設(shè)計(jì)電路的靜態(tài)功耗為793.5u，達(dá)到了設(shè)計(jì)的要求。圖4-2靜態(tài)功耗圖4.3失調(diào)電壓分析當(dāng)運(yùn)算放大器的兩個(gè)輸入端接在一起，并且都接地時(shí)，輸出端會(huì)產(chǎn)生一個(gè)有限的直流電壓，產(chǎn)生該直流電壓的電壓即為輸入失調(diào)電壓。運(yùn)算放大器的輸入失調(diào)電壓如圖4-3所示：圖4-3失調(diào)電壓4.4擺率（SR）實(shí)際運(yùn)算放大器的輸出端可能有一個(gè)特定的最大變化率，這個(gè)最大值被稱為運(yùn)算放大器的擺率（SR）,其定義為式（4-1）所示： （4-1）該值通常會(huì)在運(yùn)算放大器數(shù)據(jù)表中指明，單位為V/us。它指的是，如果加入到運(yùn)算放大器的輸入信號(hào)使得其輸出響應(yīng)要求快于指定的SR值，運(yùn)算放大器將不能遵從，它的輸出將只以最大可能的速率變化，該變化率等于它的SR。對(duì)于折疊共源共柵運(yùn)算放大器而言，其擺率仿真結(jié)果如下圖4-4所示：圖4-4擺率仿真圖根據(jù)上圖4-4所示，折疊共源共柵運(yùn)算放大器的擺率為-97.68，擺率足夠大，達(dá)到了設(shè)計(jì)要求。4.5共模抑制比為了說明差分放大電路抑制共模信號(hào)及放大差模信號(hào)的能力，常用共模抑制比作為一項(xiàng)技術(shù)指標(biāo)來衡量，其定義為放大器對(duì)差模信號(hào)的電壓放大倍數(shù)Aud與對(duì)共模信號(hào)的電壓放大倍數(shù)Auc之比，稱為共模抑制比，英文全稱是CommonModeRejectionRatio，因此一般用簡(jiǎn)寫CMRR來表示，符號(hào)為Kcmr，單位是分貝db。利用電路圖4-5可得共模增益：圖4-5共模抑制比電路分析圖4-5，給定輸入Vi，R，RL，CL的值，通過仿真得到折疊共源共柵放大器的共模抑制比如圖4-6所示：圖4-6共模抑制比仿真圖根據(jù)共模抑制比計(jì)算公式（4-2）： （4-2）從式（4-2）可以看出共模抑制比與差模增益和共模增益有關(guān)，而仿真得到共模抑制比值為-69dB。4.6電源抑制比電源抑制比(PSRR)是輸入電源變化量（以伏為單位）與轉(zhuǎn)換器輸出變化量（以伏為單位）的比值，常用分貝表示。對(duì)于高質(zhì)量的D/A轉(zhuǎn)換器，要求開關(guān)電路及運(yùn)算放大器所用的電源電壓發(fā)生變化時(shí)，對(duì)輸出的電壓影響極小。通常把滿量程電壓變化的百分?jǐn)?shù)與電源電壓變化的百分?jǐn)?shù)之比稱為電源抑制比，下圖4-7為電源抑制比原理圖：圖4-7電源抑制比原理圖通過圖4-7電路構(gòu)造，給定CL，RL值，通過仿真得出電源抑制比為-50.6Db，仿真結(jié)果如下圖4-8所示：圖4-8電源抑制比仿真圖4.7極點(diǎn)漂移對(duì)增益產(chǎn)生的影響對(duì)于放大器而言，在輸出端加載有濾波作用的大電容會(huì)對(duì)放大器自身的極點(diǎn)產(chǎn)生影響，使得極點(diǎn)漂移，而極點(diǎn)漂移會(huì)導(dǎo)致放大器增益下降頻率產(chǎn)生影響，極點(diǎn)前移，會(huì)使得增益提前下降，而當(dāng)外接負(fù)載電容很大時(shí)，此時(shí)為5uF，所得增益仿真結(jié)果如下圖4-9所示：圖4-9放大器增益此時(shí)的增益沒有穩(wěn)定狀態(tài)，一直處于下降狀態(tài)。4.9分離極點(diǎn)后的增益及輸出電流為了分離極點(diǎn)，在第三章3.5節(jié)提出了具體方法，當(dāng)加載一個(gè)ROC的時(shí)，通過仿真得到增益變化曲線，如下圖4-10所示：圖4-10放大器增益從上圖4-10可以看出，此時(shí)的增益變化符合放大器正常工作狀態(tài)時(shí)的變化狀態(tài)，更能說明在運(yùn)放輸出端與負(fù)載電容之間加載一個(gè)電阻有效的抑制了極點(diǎn)漂移。而此時(shí)輸出電流變化如下圖4-11所示：圖4-11放大器輸出電流從上圖4-11可以看出電流變化平緩，瞬時(shí)尖峰電流消失了。4.9本章小結(jié)本章主要介紹了放大器的設(shè)計(jì)參數(shù)，增益，相位裕度，帶寬，功耗，共模抑制比，電源抑制比，擺率，輸出失調(diào)電壓，同時(shí)分析了極點(diǎn)的漂移，對(duì)比極點(diǎn)漂移前后的增益變化，以及改進(jìn)電路結(jié)構(gòu)后的增益變化，同時(shí)給出了改進(jìn)電路輸出電流的變化，從增益，電流的變化，可以的出結(jié)論：在折疊共源共柵放大器輸出端與負(fù)載電容之間加載一個(gè)電阻，有效的抑制了幾點(diǎn)漂移，解決輸出產(chǎn)生的瞬時(shí)大電流影響。通過分析放大器零極點(diǎn)，得出計(jì)算得出了零極點(diǎn)產(chǎn)生的原因，以及其對(duì)放大器的特定的影響，為更好的運(yùn)用放大器提供了便利。結(jié)論致謝在論文完成之際，也就意味著我在大學(xué)的學(xué)習(xí)生活即將結(jié)束。在這人生重要的四年中，能在諸位知識(shí)淵博的老師的指導(dǎo)下度過，是在是榮幸之至。四年的時(shí)光過的很快，但是在這四年中我學(xué)的很多對(duì)我今后的人生都是非常有用的知識(shí)，這與各位老師、同學(xué)和朋友的幫助是分不開的。首先我要向我的指導(dǎo)老師楊兵老師表示感謝，謝謝楊兵在我做畢業(yè)實(shí)際期間的指導(dǎo)，使得我可以順利的完成了我的畢業(yè)設(shè)計(jì)使得我在專業(yè)水平上有了很大的提高，從論文的選題，各種知識(shí)的運(yùn)用以及論文文稿的格式等一系列方面老師都給了我很大的幫助。其次我要向其他教授我各種專業(yè)知識(shí)的老師表示最真摯的謝意。是他們將扎實(shí)的理論知識(shí)傳授與我，如果沒有他們的諄諄教誨就沒有我這篇論文的設(shè)計(jì)思路。再次感謝我的同學(xué)，感謝他們對(duì)我?guī)椭?，與他們交流使我受益良多，學(xué)到了不少知識(shí)。同時(shí)我也感謝他們對(duì)我的支持，正因?yàn)橛辛怂麄兾也拍軋?jiān)持到現(xiàn)在。到現(xiàn)在為止，論文基本就已經(jīng)完成了，但是由于本人學(xué)識(shí)有限，未能使得本設(shè)計(jì)得以做出仿真，只是對(duì)理論結(jié)果做了初步分析，希望在以后有時(shí)間的話可以完善。最后文中不免有錯(cuò)誤和待改進(jìn)之處真誠(chéng)歡迎各位老師，同學(xué)提出寶貴意見。參考文獻(xiàn)畢查德拉扎維．模擬CMOS集成電路設(shè)計(jì)．西安交通大學(xué)出版社，2003：9~100.PHILLIPEALLEN，DOUGLASRHOLBERG．CMOS模擬集成電路設(shè)計(jì)．馮軍，李智群．第二版．出版者，2005：78~135.Kiat-SengYeo，SamirS．Rofail，Wang-LingGoh著，周元興，張志龍等譯．低壓低功耗CMOSmiCMOS超大規(guī)模集成電路．電子工業(yè)出版社，2003.白丁，汪文律．運(yùn)算放大器的發(fā)展概況．微電子學(xué)與計(jì)算機(jī)，1989，11：44~46.王向展，于奇，李競(jìng)春等．一種低壓低功耗CMOSULSI運(yùn)算放大器單．微電子，2003，33(5)：443~444.J.L.insleyHood.IntegrateCircuitDesign.WirelessWorld,1981,87(1954):43~45.BotmaJH.ALow-VoltageCMOSOperationalAmplifierwithaRail-to-RailConstant-gmInputStageandaClassABRail-to-RailOutputStage.IEEETransactionsonSystems,1993,22(3):1314~1317.WuWCS.Digital-compatibleHigh-PerformanceOperationalAmplifierwithRail-to-RailInputandOutputRanges．IEEEJournalofSolid-Statecircuits,1994,29(1):63~66.HogervorstR,TeroJP,ACompactPower-Efficient3VCMOSRail-to-RailInput/OutputOperationalAmplifierforVLSICellLibraries.IEEEJournalofSolid-Statecircuits,1994,29(12),1505~1513.DuqueCarrilloJF,CarilloJM.Input/OutputRail-to-RailCMOSOperationalAmplifierwithShapedCommon-modeResponse.AnalogInegratedCircuitsandSignalProcessing,2003,34(3):221~232.翟艷，楊銀堂，朱樟明等.一種基于SOC應(yīng)用的Rail-to-Rail運(yùn)算放大器IP核．西安電子科技大學(xué)學(xué)報(bào)，2005，32(1)：112~113.秦世才，賈香鸞.模擬集成電子學(xué)．天津：天津科學(xué)技術(shù)出版社，1996：23~32.HogervorstR,HuijsingJH.DesignofLow-voltageLow-powerOperationalAmplifierCells.Boston:KluwerAcademicPublishers,1996:67~75.劉凱，邵丙銑．一種低電壓全擺幅CMOS運(yùn)算放大器．微電子學(xué)，2002，32(1)：51~52.李翔生，陳殿生，秦世才等．2.5V/0.25umRail-to-Rail運(yùn)算放大器.南開大學(xué)學(xué)報(bào)，2004，37(3)：20~21.馬曉龍．新型Rail-to-Rail運(yùn)算放大器的研究與設(shè)計(jì)：[西北大學(xué)碩士學(xué)位論文].西安：西北大學(xué)，2002：21~29.黃云川．低壓微功耗軌至軌輸出CMOS運(yùn)放研究設(shè)計(jì)：[電子科技大學(xué)碩士學(xué)位論文].成都：電子科技大學(xué)，2005：15~28.卜登立，牛秀卿．低壓下高共模輸入范圍恒定增益的CMOS輸入級(jí)的研究.[南開大學(xué)學(xué)報(bào)]，2000，33(2)：81~82.BanbaH，SigaH，UmezawaA.ACMOSBandgapReferencewithSub-1-VOperation.IEEEJournalofSolid-StateCircuits，1999，34(5)：670~674.卜登立.工作在低壓下CMOS運(yùn)算放大器的研究和探討：[南開大學(xué)碩士學(xué)位論文]．天津：南開大學(xué)，1999：20~26.李俊宏,李平,許劍波.一種高速低尖峰電流功率管驅(qū)動(dòng)器電路的設(shè)計(jì):[微電子學(xué)].成都：電子科技大學(xué)，2011.附錄附錄A英文原文附錄B中文譯文一個(gè)低功耗低電壓CMOS帶隙基準(zhǔn)NaSun和羅伯特·SOBOT系電氣和計(jì)算機(jī)工程加拿大西安大略大學(xué)倫敦，加拿大N6A5B9摘要低電壓低功率的帶隙電壓參考采用90nmCMOS的設(shè)計(jì)和模擬。整體帶隙基準(zhǔn)是為了實(shí)現(xiàn)高準(zhǔn)確度溫度和電源獨(dú)立的電壓參考的優(yōu)化。它由帶隙基準(zhǔn)的核心電路，運(yùn)算放大器，啟動(dòng)電路和輸出級(jí)。帶隙基準(zhǔn)電路提供基準(zhǔn)電壓584.7mV±0.8mV和1.2V±10％電源和在-40℃至125℃溫度范圍內(nèi)同時(shí)進(jìn)行?？偛季謪^(qū)域包括虛擬結(jié)構(gòu)為100μm×85μm的。關(guān)鍵字：帶隙電壓基準(zhǔn)輸出級(jí)，模擬IC，低電壓，低功耗，運(yùn)算放大器，啟動(dòng)電路。1簡(jiǎn)介在過去的幾十年里，隨著CMOS技術(shù)的迅速發(fā)展，已經(jīng)把我們帶進(jìn)了一個(gè)新時(shí)代的高集成度和超低功耗與低電源電壓的層次，需要?jiǎng)?chuàng)建低于傳統(tǒng)的帶隙電壓基準(zhǔn)1.205V的電壓。因此，關(guān)鍵是開發(fā)低功耗下工作的低電壓供電，兼容等現(xiàn)代電路塊的帶隙基準(zhǔn)。

自從第一次在雙極結(jié)晶體管（BJT）的基礎(chǔ)上設(shè)計(jì)帶隙基準(zhǔn)電路的發(fā)現(xiàn)，帶隙電壓基準(zhǔn)電路已在很多方面不斷完善。一些研究人員在原來的帶隙基準(zhǔn)電壓概念的基礎(chǔ)上為低電源電壓提供了新的解決方案。

在本文中，在90nmCMOS技術(shù)下設(shè)計(jì)和模擬一個(gè)工作在0.9V至1.4V的電源和-40℃至125℃的溫度范圍的高精度帶隙電壓基準(zhǔn)電路。剩下的內(nèi)容安排如下：在第二部分概述關(guān)于建立一個(gè)帶隙基準(zhǔn)的基本概念。在第三部分，講了帶隙電壓基準(zhǔn)電路設(shè)計(jì)的細(xì)節(jié)。在第四部分，通過所提供的一個(gè)模擬的帶隙電路來表征結(jié)果，以及它的組成。第5章是它的結(jié)束語。圖1模擬基極-發(fā)射極電壓的VBE與偏置電流Ic和溫度的關(guān)系。2溫度系數(shù)參考一個(gè)典型的BJT的基極-發(fā)射極電壓（VBE）具有負(fù)向溫度系數(shù)特性（TC）。如圖1所示，它與溫度和偏置電流Ic有很大的關(guān)系。這種具有特殊的負(fù)向溫度系數(shù)特性（TC），而沒有明確的VBE電壓獲得了傳統(tǒng)的近似公式=k/qTln(Ic/Is),因?yàn)闇囟纫揽匡柡碗娏魇歉鼜?qiáng)大和更復(fù)雜的。此外，應(yīng)該注意的是TC本身也對(duì)集電極電流Ic有作用的。

由下面的公式可以較為準(zhǔn)確的可以顯示基極-發(fā)射極電壓與溫度T和集電極電流Ic的關(guān)系：

(1)其中，系數(shù)ɑ1，ɑ2，ɑ3是模擬技術(shù)里相關(guān)的常數(shù)。顯然，恒定ɑ3是傳統(tǒng)的帶隙電壓1.205V，而表達(dá)式（ɑ1lnIc+ɑ2）T是依賴于集電極電流Ic的溫度系數(shù)。

雖然單一的基極-發(fā)射極電壓具有負(fù)溫度系數(shù)，在兩種不同的電流密度下兩個(gè)基極-發(fā)射極電壓差ΔVBE，表現(xiàn)出正溫度系數(shù)。因此，有可能通過提供與絕對(duì)溫度成比例的正溫度系數(shù)電壓。這兩個(gè)電壓的線性組合，可能會(huì)得到具有零溫度系數(shù)的電壓，即：

（2）其中，α1和α2是設(shè)計(jì)常數(shù)，n是兩個(gè)電流密度之間的比例。圖2帶隙基準(zhǔn)電壓發(fā)生器的電路圖。圖3兩級(jí)運(yùn)算放大器的電路圖。3電路設(shè)計(jì)

在當(dāng)前的條件下，可以通過使用原來的帶隙電壓的一小部分來實(shí)現(xiàn)

低于1.205V溫度獨(dú)立的帶隙基準(zhǔn)電壓。

圖2是

帶隙電壓發(fā)生器的電路圖，顯示了低電壓帶隙基準(zhǔn)的核心，輸出級(jí)和啟動(dòng)電路。在此電路中，電流通過R0具有正溫度系數(shù)，而R1和R2的電壓值都是成二極管連接的BJT晶體管Q1的基極-發(fā)射極電壓。電流流過M2（M1，becauseI1=I2）與溫度無關(guān)：

（3）電流I3的值可能稍有不同，它是根據(jù)晶體管M3的大小和負(fù)載阻抗變化的。在容性負(fù)載的輸出參考電壓是

（4）其中k=W3/W1是晶體管的柵極寬度之比，是由負(fù)載晶體管的輸出級(jí)決定的。表1中運(yùn)算放大器的電壓靈敏度ParameterCase1Case2(W/L)091.6um/0.8um2um/1umm5010VGS-Vth-10.7mV-106.9mVID27.73uA21.75uAΔID(VDD±10%)±20nA-44nA+24nAVout812mV517.5mVΔVout(VDD±10%)-17.74mV+7.79mV+0.3mV+0.9mV電源變化的敏感度：于表1中兩個(gè)研究實(shí)例表明在電源變化對(duì)MO9晶體管的柵極-源極電壓的影響。研究結(jié)果意味著，較大的MOS晶體管的尺寸是有利的。為了減少名義上±10％電源干擾電路的靈敏度，漏電流應(yīng)保持盡可能穩(wěn)定。然而，功耗，柵源電壓和MOS尺寸（W/L）三路之間必須非常謹(jǐn)慎的平衡。