容量DAC寄生容量SAR

容量DACの寄生容量がSARADCの精度に與える影響の検討◎ヴミンコア,宮原正也,岡田健一,松澤昭東京工業(yè)大學(xué)大學(xué)院理工學(xué)研究科電子物理工學(xué)専攻発表內(nèi)容研究背景SARADCの概要SARADCの課題まとめ2008/09/17K.Vu,TokyoTech.研究背景近年アナログデジタル混載システムの発達(dá)と共に、アナログ?デジタル変換器(ADC)の更なる高性能化が望まれている。逐次比較型ADC(SARADC)は容量DAC及び簡(jiǎn)単なロジックで構(gòu)成でき、低消費(fèi)電力動(dòng)作が可能なADCとして注目を浴びている。2008/09/17K.Vu,TokyoTech.SARADCの概要

メリット低消費(fèi)電力入力範(fàn)囲大高分解能

デメリット低速大面積SAR=SuccessiveApproximationRegisterb0=0b1=1b2=0b3=0b4=1b5=0VDACVIN時(shí)間UsingBinarySearchOUTPUTCODE=0100102008/09/17K.Vu,TokyoTech.SARADCの課題

Cuは最小の容量値

N=m+nmnトータル容量値N2-StageWeightedCapacitorDAC?小面積化2-StageWCDACは小面積だが、容量アレイの寄生容量により精度を劣化する恐れがある。N=10ビット?1024Cu

64Cu2008/09/17K.Vu,TokyoTech.寄生容量とDNL特性DNLはβ、m、nの関數(shù)で表され、αに依存しない

DNL＝微分非線(xiàn)形性DNL小さい方がADCの性能はよいαCβC2008/09/17K.Vu,TokyoTech.寄生容量とDNL特性β大

面積βが増加する?DNL特性が劣化する

mを大きくすることでDNLの劣化を抑制可能トータルの容量値の最小點(diǎn)は(m+n)/2

?精度と面積のトレードオフとなる面積最小點(diǎn)βCmDNLmax[LSB]β=1.0β=0.5β=0.12008/09/17K.Vu,TokyoTech.寄生容量とゲインエラー特性α大

αはADCの精度に影響を與えないαが増加する?DACの出力範(fàn)囲小さくなる?コンパレータの感度に対する要求が厳しくなる

mを増加することでゲインエラーの劣化を抑制可能αCゲインエラー＝理想的な場(chǎng)合からずれた伝達(dá)関數(shù)の傾きmGainError[%]α=1.0α=0.5α=0.12008/09/17K.Vu,TokyoTech.まとめ寄生容量が2-StageWCDACの線(xiàn)形特性及びゲインエラー特性に與える影響について検討したLSBアレイに単位容量の0.5倍の寄生容量が付くと、DACのDNLは約0.5LSB劣化する。MSBアレイにおける寄生容量はADCの精度に直接影響を與えないが、DACの出力を小さくさせるためコンパレータの感度に対する要求を厳しくする。単位容量の0.5倍の寄生容量が付くと、約1.7%のゲインエラーが発生する。mを大きくすることによりDNLとゲインエラー特性を改善させることが可能であるが、容量面積を増えさせるため