計(jì)算機(jī)組成原理知識(shí)點(diǎn)

馮諾依曼機(jī)特點(diǎn)：計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成。指令和數(shù)據(jù)以同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問。指令和數(shù)據(jù)均用二進(jìn)制表示。指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲(chǔ)器中的位置。指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序執(zhí)行，在特定條件下，可以根據(jù)運(yùn)算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳送通過運(yùn)算器完成。計(jì)算機(jī)系統(tǒng)：硬件和軟件（系統(tǒng)，應(yīng)用）。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量通常主、輔存容量分開描述）。主存存儲(chǔ)容量：存儲(chǔ)單元的個(gè)數(shù)*存儲(chǔ)字長。MAR（存儲(chǔ)單元的個(gè)數(shù)）：存儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。MDR（位數(shù)與存儲(chǔ)字長相等）：存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。計(jì)算機(jī)區(qū)分指令和數(shù)據(jù):通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段取出的為指令，在執(zhí)行指令階段取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu):計(jì)算機(jī)硬件，系統(tǒng)軟件和應(yīng)用軟件構(gòu)成計(jì)算機(jī)系統(tǒng)的三個(gè)層次。硬件系統(tǒng)是最沒層的，它是整個(gè)系統(tǒng)的基礎(chǔ)和核心。系統(tǒng)軟件在硬件之外，為用戶提供了一個(gè)基本操作界面。應(yīng)用軟件在最外層，為用戶提供解決具體問題的應(yīng)用系統(tǒng)界面。通常將硬件系統(tǒng)之外的稱為虛擬機(jī)，各層次間關(guān)系密切，不可分割，上層是下層的擴(kuò)展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對的?？偩€:連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。分類：連接部件不同｛片內(nèi)總線，系統(tǒng)總線【傳輸信息不同（數(shù)據(jù)總線DB雙向傳輸；地址AB單，控制CB單）】通信總線【傳輸方式（串行通信，并行通信）】?？偩€通信控制:同步通信；異步通信（應(yīng)答方式：不互鎖，半，全）；半同步通信；分離式通信。存儲(chǔ)器分類:內(nèi)存:按存取方式（隨機(jī)存儲(chǔ)器RAM動(dòng)態(tài)和靜態(tài)，只讀存儲(chǔ)器ROM,串行訪問（順序存取和直接存?。?。輔存：磁盤，磁帶，光盤。比較靜態(tài)RAM和動(dòng)態(tài)RAM:在同樣大小的芯片中，動(dòng)態(tài)RAM的集成度遠(yuǎn)高于靜態(tài)RAM，如動(dòng)態(tài)RAM的基本單元電路為一個(gè)MOS管，靜態(tài)RAM的基本單元電路可為4~6個(gè)MOS管。動(dòng)態(tài)RAM行、列地址按先后順序輸送，減少了芯片引腳，封裝尺寸也減少。（3）動(dòng)態(tài)RAM的功耗比靜態(tài)RAM?。?）動(dòng)態(tài)RAM的價(jià)格比靜態(tài)RAM的價(jià)格便宜。缺：（5）動(dòng)態(tài)RAM速度比靜態(tài)RAM低。6）.動(dòng)態(tài)RAM需要再生，顧需配置再生電路，也需要消耗一部分功率。通常，容量不大的高速緩沖存儲(chǔ)器大多使用靜態(tài)RAM來實(shí)現(xiàn)。動(dòng)態(tài)RAM刷新:集中刷新，分散，異步。存儲(chǔ)器地址的譯碼方式：有線選法和重合法方法兩種。主存地址映射:由主存地址映射到Cache地址。分類【直接地址映射（固定的映射關(guān)系），全相聯(lián)映射（靈活性大的映射關(guān)系），組相聯(lián)（折中）】。直接（主存字塊標(biāo)記，Cache字塊地址，字塊內(nèi)地址）全相聯(lián)（主存字塊標(biāo)記，字塊內(nèi)地址）組（主存，組地址，字塊內(nèi)地址）。8.IO設(shè)備與主機(jī)信息傳送的控制方式【程序查詢方式(效率不高)；程序中斷方式；8.IO設(shè)備與主機(jī)信息傳送的控制方式【程序查詢方式(效率不高)；程序中斷方式；DMA方式(直接存儲(chǔ)器存取)-效率最高】。DAM接口類型：選擇和多路。DMA接口的功能:向CPU申請DAM傳送。在CPU允許DAM工作時(shí)，處理中總線控制權(quán)的轉(zhuǎn)交，避免因進(jìn)入DAM工作而影響CPU正常活動(dòng)或引起總線競爭。在DAM期間管理系統(tǒng)總線，控制數(shù)據(jù)傳送。確定數(shù)據(jù)傳送的起始地址和數(shù)據(jù)長度，修正數(shù)據(jù)傳送過程中的數(shù)據(jù)地址和數(shù)據(jù)長度。在數(shù)據(jù)塊結(jié)束時(shí)，給出DMA操作完成的信號(hào)。典旦功能選址功能。傳送命令。傳送數(shù)據(jù)。反映IO設(shè)備工作狀態(tài)。組成數(shù)據(jù)緩沖寄存器DBR；設(shè)備標(biāo)記狀態(tài)觸發(fā)器；控制邏輯電路；設(shè)備選擇電路；命令寄存器和命令譯碼器。程序中斷方式和DMA方式區(qū)別(1) 程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬件。 (2)程序中斷傳送數(shù)據(jù)的基本單位為字或字節(jié)，DMA為數(shù)據(jù)塊。(3)程序中斷方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進(jìn)行；DMA方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進(jìn)行。 (4)程序中斷方式由于軟件額外開銷時(shí)間比較大，因此傳輸速度最慢；DMA方式基本由硬件實(shí)現(xiàn)傳送，因此速度最快；(5)程序中斷方式適用于中、低速設(shè)備的I/O交換；DMA方式適用于高速設(shè)備的I/O交換；無符號(hào)數(shù)(機(jī)器字長為n)：0-27-1有符號(hào)數(shù)(機(jī)器字長n+1位)：原碼整數(shù)：-(2n-1)~~2n-1原?。?(1補(bǔ)整：-2n~~2n-1補(bǔ)?。?1~(1-2-n)反整：定點(diǎn)(數(shù)值部n位)：原碼反碼中0有兩種。定點(diǎn)機(jī)：-(1-2-n)~(1-2-n)整定：浮點(diǎn)數(shù)：(階值m4,尾值n10)：大正2(2m-1)X(1-2-n)小負(fù)-2(2m-1)X(1-2-n)小正2-(2m-1)X2-n大負(fù)-2-(2m-1)X2-n2-n)~(1-2-n)-(2n-1)~~2n-1反?。?1~+1-(2n-1)~~2n-1215X(

-215X(1

2-151-2-10)2-10)X2-10-2-15X2-10尋址方式：指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，他與硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式和指令功能。分：指令尋址(順序?qū)ぶ罚S尋址)數(shù)據(jù)尋址(立即尋址，直接，隱含，間接，寄存器，寄存器間接，基址，變址，相對，堆棧)RISC和其特點(diǎn):RISC即精簡指令系統(tǒng)計(jì)算機(jī)。1)選取使用頻率較高的一些簡單指令以及一些很有用但不復(fù)雜的指令，讓復(fù)雜指令的功能由頻度高的的簡單指令的組合來實(shí)現(xiàn)。2)指令長度固定，指令格式種類少，尋址方式種類少。3)只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作都在寄存器內(nèi)完成。4)CPU中有多個(gè)通用寄存器。5)采用流水線技術(shù)，大部分指令在一個(gè)時(shí)鐘周期內(nèi)完成。采用超標(biāo)量和流水線技術(shù)，可使每條指令的平均執(zhí)行時(shí)間小于一個(gè)時(shí)鐘周期。6)控制器采用組合邏輯控制，不用微程序控制。7)采用優(yōu)化的編譯程序。指令周期:CPU每取出并執(zhí)行一條指令所需要的全部時(shí)間。分：取指周間址執(zhí)行周中斷周。在指令的取指周期內(nèi)，需要執(zhí)行的微操作(非訪存指令、訪存指令、移動(dòng)類指令)。影響流水線性能的因素:結(jié)構(gòu)相關(guān)數(shù)據(jù)控制。中斷服務(wù)程序入颯址的尋找方法：硬件向量法軟件查詢法。CPU包括運(yùn)算器和控制器（功能：數(shù)據(jù)緩沖，差錯(cuò)控制，數(shù)據(jù)交換，狀態(tài)說明，接收和識(shí)別命令，地址識(shí)別。設(shè)計(jì)方法:同步控制、異步控制和聯(lián)合控制）。CPU功能：指令控制操作控制時(shí)間控制數(shù)據(jù)加工處理中斷。CPU的寄存器以及功能：用戶可見【通用寄存器（存放地址和數(shù)據(jù)X數(shù)據(jù)寄存器（存放操作數(shù)）、地址寄存器（存放內(nèi)存、外設(shè)的地址）、條件碼寄存器（存放條件）】。用戶不可見（控制和狀態(tài)寄存器）【MAR（存儲(chǔ)單元的地址）MDR（存放欲存入存儲(chǔ)器的數(shù)據(jù)或從存儲(chǔ)器中讀出的數(shù)據(jù)PC（存放現(xiàn)行指令的地址IR（存放當(dāng)前欲執(zhí)行的指令）】14、控制單元:提供完成計(jì)算機(jī)全部指令操作的微操作命令序列部件。取指令分析指令執(zhí)行指令?？刂品绞剑和疆惒铰?lián)合人工。兩種設(shè)計(jì)方法:組合邏輯設(shè)計(jì)微程序。功能：發(fā)出各種微操作命令即控制信號(hào)。輸入受什么控制：受時(shí)鐘信號(hào)、指令寄存器的操作碼字段、標(biāo)志和來自系統(tǒng)總線的控制信號(hào)的控制。微指令格式：水平微型微指令垂直。浮點(diǎn)數(shù)加減運(yùn)算步驟:對階尾數(shù)求和規(guī)格化舍入溢出判斷。計(jì)算機(jī)的性能指標(biāo):機(jī)器字長：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的寄存器的位數(shù)有關(guān)，字長越長，數(shù)的表示范圍越大，精度也越高，機(jī)器字長也會(huì)影響計(jì)算機(jī)的運(yùn)算速度。數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。存儲(chǔ)容量：指能存儲(chǔ)信息的最大容量，通常以字節(jié)來衡量，一般包含主存容量和輔存容量。運(yùn)算速度：通常用MIPS（每秒百萬條指令）、MFLOPS（每秒百萬次浮點(diǎn)運(yùn)算）或CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來衡量，CPU執(zhí)行時(shí)間是指CPU對特定程序的執(zhí)行時(shí)間。主頻：機(jī)器內(nèi)部主時(shí)鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周期。響應(yīng)時(shí)間：計(jì)算機(jī)系統(tǒng)對特定事件的響應(yīng)時(shí)間，如實(shí)時(shí)響應(yīng)外部中斷的時(shí)間等。計(jì)算機(jī)可配置主存容量大小與計(jì)算機(jī)CPU地址線數(shù)量的多少有關(guān)。存儲(chǔ)器地址的譯碼方式有墮選法和雙譯碼（重合）方法兩種。19.8位無符號(hào)數(shù)的表示范圍為0—255。8位二進(jìn)制反碼表示整數(shù)的最小值為-127，最大值為+127。8位二進(jìn)制原碼表示整數(shù)的最小值為-127，最大值為+127。-97的8位二進(jìn)制補(bǔ)碼表示為10011111。十進(jìn)制數(shù)1234567,最少需要21二進(jìn)制數(shù)表示。碼值80H，表示什么機(jī)器編碼。若表示真值一0,則為原碼；若表示-128,則為補(bǔ)碼；若表示-127,為反碼—。碼值FFH，表示什么編碼。若表示-1,則為』碼