8位串行數(shù)字鎖電路實(shí)驗(yàn)報(bào)告

-.z.---.可修編.理工大學(xué)城市學(xué)院數(shù)字電路與系統(tǒng)課程設(shè)計(jì)設(shè)計(jì)題目：設(shè)計(jì)8位串行數(shù)字鎖電路學(xué)院：電子與自動(dòng)化學(xué)院專業(yè)：自動(dòng)化學(xué)生：楠楠同組人：董靜文、石姍指導(dǎo)教師：于海霞完成日期：2014年4月27日目錄第一章設(shè)計(jì)任務(wù)1.1項(xiàng)目名稱31.2項(xiàng)目設(shè)計(jì)說(shuō)明3設(shè)計(jì)任務(wù)和要求3進(jìn)度安排3第二章需求分析42.1設(shè)計(jì)原理42.2分解設(shè)計(jì)5第三章系統(tǒng)功能模塊設(shè)計(jì)53.1系統(tǒng)流程圖53.2輸入輸出信號(hào)定義63.3模塊功能63.31模塊一63.32模塊二63.33模塊三7第四章整體功能實(shí)現(xiàn)74.1整體原理圖設(shè)計(jì)84.2程序編譯與仿真9第五章調(diào)試并分析結(jié)果9第六章結(jié)論11附錄13第一章設(shè)計(jì)任務(wù)1.1項(xiàng)目名稱：設(shè)計(jì)8位串行數(shù)字鎖電路本項(xiàng)目的主要容是設(shè)計(jì)并實(shí)現(xiàn)8位串行數(shù)字鎖電路。該電路將所學(xué)的數(shù)字電路與系統(tǒng)大部分知識(shí)和VHDL語(yǔ)言結(jié)合。1.2項(xiàng)目設(shè)計(jì)說(shuō)明：本項(xiàng)目用來(lái)實(shí)現(xiàn)設(shè)計(jì)8位串行數(shù)字鎖電路設(shè)計(jì)任務(wù)和要求⑴開(kāi)鎖代碼為8位二進(jìn)制數(shù)，當(dāng)輸入代碼的位數(shù)和位值與鎖給定的密碼一致，且按規(guī)定程序開(kāi)鎖時(shí)，方可開(kāi)鎖，并點(diǎn)亮開(kāi)所指示燈LT。否則，系統(tǒng)進(jìn)入“錯(cuò)誤”狀態(tài)，并發(fā)出報(bào)警信號(hào)。⑵開(kāi)鎖程序由設(shè)計(jì)者確定，并要求鎖給定的密碼是可調(diào)的，且預(yù)置方便，性好。⑶串行數(shù)字鎖的報(bào)警方式是點(diǎn)亮指示燈LF，并使喇叭名叫來(lái)報(bào)警，直到按下復(fù)位開(kāi)關(guān)，報(bào)警才停止。此時(shí)，數(shù)字鎖又自動(dòng)進(jìn)入等待下一次開(kāi)鎖的狀態(tài)。進(jìn)度安排第一次課：預(yù)答辯，制定計(jì)劃分組第二次課：詳細(xì)設(shè)計(jì)第三次課：設(shè)計(jì)，編程，調(diào)試第四次課：程序測(cè)試機(jī)，硬件連續(xù)調(diào)試第五次課：普通題檢查第六、七次課：提高題設(shè)計(jì)第八次課：答辯第二章需求分析2.1設(shè)計(jì)原理數(shù)字密碼鎖原理框圖如圖1所示。由時(shí)鐘脈沖發(fā)生器、按鍵、指示燈和控制部分等組成。開(kāi)關(guān)的消抖動(dòng)電路放在控制部分考慮，時(shí)鐘輸入CLK由外部時(shí)鐘脈沖發(fā)生器的輸出提供。設(shè)計(jì)中的指示燈就是發(fā)光二極管，共計(jì)10個(gè)，用來(lái)指示系統(tǒng)的工作狀態(tài)。其中8個(gè)為一組，用來(lái)顯示已經(jīng)輸入密碼的個(gè)數(shù)，剩余兩個(gè)，一個(gè)為開(kāi)鎖綠色指示燈LT；另一個(gè)為報(bào)警紅色指示燈LF?？刂撇糠质荲HDL語(yǔ)言設(shè)計(jì)的核心部分，主要由方波生成模塊FEN、消抖同步模塊*IAOPRO和密碼鎖邏輯控制模塊CORNAA這4個(gè)模塊構(gòu)成，可以完成密碼的修改、設(shè)定及非法入侵報(bào)警、驅(qū)動(dòng)外圍電路等功能。2.2分解設(shè)計(jì)本設(shè)計(jì)主要包括方波生成模塊，消抖同步模塊和密碼鎖邏輯控制模塊方波生成模塊FEN分頻占空比為1：5000000的方波，用于消除抖動(dòng)。消抖同步模塊實(shí)現(xiàn)了消除抖動(dòng)并且同步的功能。密碼鎖邏輯控制模塊是整個(gè)設(shè)計(jì)的核心，它實(shí)現(xiàn)密碼鎖的邏輯功能。第三章系統(tǒng)功能模塊設(shè)計(jì)3.1系統(tǒng)流程圖3.2輸入輸出信號(hào)定義表1數(shù)字密碼鎖控制器輸入輸出信號(hào)定義信號(hào)輸入輸出定義CLR輸入復(fù)位信號(hào)CLK輸入時(shí)鐘輸入信號(hào)load輸入密碼設(shè)置開(kāi)關(guān)K1K0輸入代表1和0的按鍵開(kāi)關(guān)LT輸出開(kāi)鎖指示燈LF輸出報(bào)警指示燈lamp輸出密碼輸入顯示燈arm輸出報(bào)警輸出信號(hào)3.3模塊功能3.31模塊一：方波生成模塊方波生成模塊FEN分頻占空比為1：5000000的方波，用于消除抖動(dòng)。分頻電路的輸入時(shí)鐘CLK是由外部時(shí)鐘提供的，外部時(shí)鐘周期取200ns。（程序見(jiàn)附錄）3.32模塊二：消抖同步模塊對(duì)于K1和K0信號(hào)，它們分別代表1和0的按鍵開(kāi)關(guān)，可以直接送入密碼鎖邏輯控制模塊CORNAA。但由于它們是由按鍵產(chǎn)生的，其產(chǎn)生時(shí)刻和持續(xù)時(shí)間長(zhǎng)短是隨機(jī)的，并且存在因開(kāi)關(guān)簧片反彈引起的電平抖動(dòng)現(xiàn)象.因此，必須在每個(gè)開(kāi)關(guān)后面安排一個(gè)消抖和同步化電路模塊*IAOPRO，目的是保證系統(tǒng)能捕捉到輸入脈沖，同時(shí)，保證每按一次健只形成一個(gè)寬度固定的脈沖。在*IAOPRO模塊中，因?yàn)樽兞康馁x值是直接的，立即生效的，它在*一時(shí)刻僅包含一個(gè)值，而信號(hào)的賦值是有一個(gè)值，而信號(hào)的賦值是有一定附加時(shí)延的，故當(dāng)時(shí)鐘脈沖下降沿到來(lái)時(shí)，變量temp2和temp3在賦值語(yǔ)句執(zhí)行后立即分別得到新值：tmp1的值和tmp2的非值，而輸入信號(hào)a經(jīng)過(guò)一定時(shí)延賦值給信號(hào)tmp1，實(shí)現(xiàn)了消除抖動(dòng)并且同步的功能。（程序見(jiàn)附錄）3.32模塊三：密碼鎖邏輯控制模塊模塊CORNAA是整個(gè)設(shè)計(jì)的核心，它實(shí)現(xiàn)密碼鎖的邏輯功能。開(kāi)鎖代碼為8位二進(jìn)制數(shù)，當(dāng)輸入代碼的位數(shù)和位值與鎖給定的密碼一致，且按規(guī)定程序開(kāi)鎖時(shí)，方可開(kāi)鎖，并點(diǎn)亮開(kāi)鎖指示燈LT。否則，系統(tǒng)進(jìn)入“錯(cuò)誤”狀態(tài)，并發(fā)出報(bào)警信號(hào)。串行數(shù)字鎖的報(bào)警方式是點(diǎn)亮指示燈LF，并使喇叭鳴叫，直到按下復(fù)位開(kāi)關(guān)，報(bào)警才停止。此時(shí)，數(shù)字鎖又自動(dòng)進(jìn)入等待下一次開(kāi)鎖的狀態(tài)。該8位串行電子密碼鎖設(shè)置8位二進(jìn)制密碼，要求鎖給定的密碼是可調(diào)的，且設(shè)置方便，性好。其具體操作分為輸入密碼和修改密碼兩部分。（1）輸入密碼密碼輸入值的比較主要有兩部分，密碼位數(shù)和容，任何一個(gè)條件不滿足，都不能打開(kāi)鎖。若鎖密碼為“00001111”，K1和K0置低電平，分別表示輸入“1”和“0”。輸入密碼前先進(jìn)行復(fù)位操作，再按著從密碼最低位到最高位的順序依次正確輸入00001111。若采用共陰極LED接法，當(dāng)輸入第0位“0”后，八個(gè)二極管中相對(duì)應(yīng)的二極管點(diǎn)亮（此時(shí)二極管指示燈lamp=“10000000”,輸入密碼信號(hào)shift=“10000000”）,接著輸入第1位“0”（此時(shí)lamp=“11000000”，shift=“01000000”若在輸入密碼的過(guò)程中，8位二進(jìn)制密碼出現(xiàn)一位或多位輸入錯(cuò)誤，則鎖不能開(kāi)啟，同時(shí)ALM置高電平，指示燈LF亮，發(fā)出報(bào)警信號(hào)，通知管理員。直到按下復(fù)位開(kāi)關(guān)，報(bào)警才停止。此時(shí)，數(shù)字鎖又自動(dòng)進(jìn)入等待下一次開(kāi)鎖的狀態(tài)。（2）修改密碼為防止非管理員任意進(jìn)行密碼修改，必須在正確輸入密碼后，才能重新設(shè)置密碼。輸入正確密碼后，鎖打開(kāi)，同時(shí)，密碼修改控制信號(hào)LA置高電平，就可直接進(jìn)行修改密碼的操作。修改密碼實(shí)質(zhì)就是用輸入的新密碼去取代原來(lái)的舊密碼，存儲(chǔ)新密碼時(shí)，輸入一位密碼，密碼位數(shù)加1。若采用共陰極LED接法，與輸出引腳lamp相接的發(fā)光二極管由亮變暗。當(dāng)輸入8位密碼后，8只發(fā)光二極管全變暗。此時(shí)給CLK一個(gè)低電平，新密碼產(chǎn)生。（程序見(jiàn)附錄）第四章整體功能實(shí)現(xiàn)4.1整體原理圖設(shè)計(jì)4.2程序編譯與仿真當(dāng)各個(gè)模塊分別編譯成功后，則創(chuàng)建一個(gè)個(gè)元件符號(hào)。再用圖形編輯器將各元件模塊組裝起來(lái)，如圖4第五章調(diào)試并分析結(jié)果編譯成功后進(jìn)行仿真。建立波形文件。仿真波形如圖5～圖6所示。、開(kāi)始時(shí)，先給系統(tǒng)清零，即使clr為0（按下KEY[3]），若設(shè)置密碼則SW[17]開(kāi)關(guān)撥下使load為低電平，此時(shí)通過(guò)按去抖開(kāi)關(guān)KEY[0],KEY[1]進(jìn)行密碼設(shè)置0和1，每輸入一位密碼則數(shù)目管顯示的數(shù)字加1直到輸入第8位設(shè)置密碼：仿真圖如下如所示。設(shè)置密碼時(shí)將SW[17]撥下使load為低電平并且clr為高電平此時(shí)可以設(shè)置密碼，由圖可以看出設(shè)置的密碼為00000111每設(shè)置一位密碼數(shù)碼管HE*5的七個(gè)引腳都隨著y1[0~6]的變化而變化，進(jìn)而顯示出當(dāng)前的位數(shù)。設(shè)置密碼仿真圖當(dāng)輸入密碼時(shí)，開(kāi)關(guān)撥上使load為高電平輸入密碼開(kāi)始，此時(shí)通過(guò)按去抖開(kāi)關(guān)KEY[0],KEY[1]進(jìn)行密碼設(shè)置0和1，每輸入一位密碼則數(shù)目管顯示的數(shù)字加1直到輸入第8位。系統(tǒng)自動(dòng)將輸入的密碼與預(yù)設(shè)的密碼進(jìn)行比較如果相同則開(kāi)鎖。開(kāi)鎖成功仿真圖如下如所示，此時(shí)設(shè)置的密碼為00001111輸入的密碼為00001111，由圖可以看每設(shè)置一位密碼數(shù)碼管HE*5的七個(gè)引腳都隨著y1[0~6]的變化而變化，進(jìn)而顯示出當(dāng)前的位數(shù)。此時(shí)clr為高電平load為低電平當(dāng)密碼輸入完畢后將load變?yōu)楦唠娖竭M(jìn)行密碼輸入輸入方法與設(shè)置密碼相同沒(méi)設(shè)置一位密碼數(shù)碼管HE*7的七個(gè)引腳都隨著y0[0~6]的變化而變化，進(jìn)而顯示出當(dāng)前的位數(shù)。當(dāng)輸完八位密碼后系統(tǒng)將其與預(yù)先設(shè)置的密碼進(jìn)行對(duì)比，由于設(shè)置與輸入的密碼相同所以lt為高電平開(kāi)鎖，lf、alm為低電平?jīng)]有反應(yīng)。密碼正確開(kāi)鎖成功仿真圖仿真結(jié)束后,就可以將設(shè)計(jì)文件編程下載到芯片中去。連接硬件系統(tǒng)后,選擇“Ma*+plusⅡ”→“programmer”菜單,調(diào)出編程器(programmer)窗口。一切就緒后,按下編程器窗口中的“program”按鈕,設(shè)計(jì)的容就下載到FPGA芯片EP1K30TC144-3中去了。經(jīng)實(shí)際電路測(cè)試驗(yàn)正達(dá)到了設(shè)計(jì)的要求。第六章結(jié)論在這個(gè)實(shí)驗(yàn)中，我們最終實(shí)現(xiàn)了8位串行數(shù)字鎖電路，輸入代碼與鎖密碼一致，鎖被打開(kāi)；否則，封閉開(kāi)鎖電路，發(fā)出報(bào)警信號(hào)并且密碼可調(diào)的功能與要求。通過(guò)這一課程設(shè)計(jì)使我們將課堂上的理論知識(shí)有了進(jìn)步的了解，并增強(qiáng)了對(duì)VHDL語(yǔ)言的興趣。VHDL有著類似C語(yǔ)言的風(fēng)格易于學(xué)習(xí)和掌握,與傳統(tǒng)的原理圖輸入設(shè)計(jì)方法相比較，VHDL更適用于規(guī)模日益增大的數(shù)字系統(tǒng),了解了更多的分析調(diào)試和解決問(wèn)題的能力，但同時(shí)也暴露出我在知識(shí)上掌握不足等缺點(diǎn)：在實(shí)驗(yàn)中經(jīng)常是一步做完不知道下一步改做些什么，在設(shè)計(jì)過(guò)程中也遇到了一些問(wèn)題，但在我和同學(xué)共同努力下，查找相關(guān)資料，通過(guò)各種書籍和網(wǎng)上的知識(shí)，將問(wèn)題一一解決。開(kāi)始時(shí)我們?cè)谘芯繋讉€(gè)模塊的程序時(shí)便遇到了一些問(wèn)題，定義不清晰，讀程序困難等，但通過(guò)查閱關(guān)于VHDL語(yǔ)言的相關(guān)知識(shí)書，對(duì)這些已經(jīng)有了初步的掌握，對(duì)分頻消抖等一些模塊的定義更清晰。但是在最后下載到芯片時(shí)我們?nèi)匀挥龅搅藛?wèn)題，代表顯示譯碼管的燈始終不亮，最后我們調(diào)節(jié)的分頻的時(shí)間，對(duì)程序又做了更深一步的研究，才成功完成此次試驗(yàn)。我們?cè)谠鲩L(zhǎng)知識(shí)的同時(shí)增強(qiáng)解決問(wèn)題和動(dòng)手的能力。在此次實(shí)驗(yàn)中，更離不開(kāi)老師和其他同學(xué)的幫助，我們收獲的不僅是知識(shí)上的果實(shí)。-.z.附錄：程序一：方波模塊libraryieee;useieee.std_logic_1164.all;entityfenisport(clk:instd_logic;clk1:outstd_logic);endfen;architecturefen_arcoffenisbeginprocess(clk)variablet:integerrange0to499999;beginifclk'eventandclk='1'thenift=499999thent:=0;clk1<='1';elset:=t+1;clk1<='0';endif;endif;endprocess;endfen_arc;模塊二：消抖同步模塊。libraryieee;useieee.std_logic_1164.all;entity*iaoproisport(a,clk1:instd_logic;b:outstd_logic);end*iaopro;architecture*iao_arcof*iaoproissignaltmp1:std_logic;beginprocess(clk1,a)variabletmp3,tmp2:std_logic;beginifclk1'eventandclk1='0'thentmp1<=a;tmp2:=tmp1;tmp3:=nottmp2;endif;b<=tmp1andtmp3andclk1;endprocess;end*iao_arc;模塊三：該模塊是整個(gè)程序的核心，它實(shí)現(xiàn)密碼鎖的邏輯功能。libraryieee;useieee.std_logic_1164.all;entitycornaaisport(clk,k1,k0,clr,load:instd_logic;lt:inoutstd_logic;lamp:outstd_logic_vector(7downto0);lf,alm:outstd_logic);endcornaa;architecturecorn_arcofcornaaissignalshift,lock:std_logic_vector(7downto0);signallam:std_logic_vector(7downto0);signalla:std_logic;beginprocess(clk,clr)beginifclr='0'thenla<='0';elsifclk'eventandclk='1'thenifload='0'thenla<='1';endif;endif;endprocess;process(clk,clr)variablea:integerrange0to8;beginifclr='0'thenlam<="00000000";shift<="00000000";a:=0;lt<='0';lf<='0';alm<='0';elsifclk'eventandclk='1'theniflt='0'thenifa/=8thenifk1='0'thenshift<='1'&shift(7downto1);la