電工與電子技術(shù)-習(xí)題及答案【ch11】觸發(fā)器和時(shí)序邏輯電路

第十一章觸發(fā)器和時(shí)序邏輯電路11.1基本RS觸發(fā)器的輸入波形如題11.1圖所示，試畫(huà)出Q端和?Q答案：略。11.2同步RS觸發(fā)器的時(shí)鐘信號(hào)、R和S波形如題11.2圖所示，試畫(huà)出Q端的波形。設(shè)初始狀態(tài)為1。答案：略。11.3CP、J和K端的波形如題11.3圖所，試出端的輸出波形（發(fā)器為主從J觸發(fā)）。答案：略。11.4D觸發(fā)器（上升沿觸發(fā)）波形如題11.4圖所，試畫(huà)出端的形（設(shè)初態(tài)為0）。答案：略。11.5由D觸發(fā)器和非門(mén)組成的電路如題11.5圖所示，試畫(huà)出端的波形（設(shè)初為1）。答案：略。11.6電路和波形如題11.6圖所示，試畫(huà)出Q1端和Q答案：略。11.7電路和波形如題11.7圖所示，畫(huà)出Q1端和Q2答案：略。11.8電路如題11.8圖所示，畫(huà)出各觸發(fā)器的狀態(tài)波形。答案：略。11.9電路如題11.9圖所示，畫(huà)出輸出端4、B的波形（設(shè)初態(tài)為0）。答案：略。11.10電路如題11.10圖所示試分析其邏輯功能。（要求寫(xiě)出驅(qū)動(dòng)方程和狀態(tài)方程、列出狀態(tài)表、畫(huà)出狀態(tài)轉(zhuǎn)換圖和波形圖）。答案：略。11.11電路如題11.11圖所示，試分析其邏輯功能。（要求寫(xiě)出驅(qū)動(dòng)方程和狀態(tài)方程、列出狀態(tài)表、畫(huà)出狀態(tài)轉(zhuǎn)換圖和波形圖）。答案：略。11.12電路如題11.12圖所示，試分析該電路功能為幾進(jìn)制計(jì)數(shù)器，并要求畫(huà)出狀態(tài)圖。答案：略。11.13電路如題11.13圖所示，試分析該電路功能為幾進(jìn)制計(jì)數(shù)器?答案：略。11.14電路如題11.14圖所示，試分析路功能。答案：略。11.1574LS194需要經(jīng)過(guò)幾個(gè)CP移位脈沖，才能夠?qū)崿F(xiàn)串行/并行輸出?答案：串行輸出模式：在串行輸出模式下，數(shù)據(jù)逐位進(jìn)行移位，每個(gè)CP脈沖移出一位數(shù)據(jù)。為了實(shí)現(xiàn)串行輸出，您需要應(yīng)用4個(gè)CP脈沖（與數(shù)據(jù)位數(shù)相等），以將所有數(shù)據(jù)逐位移出。并行輸出模式：在并行輸出模式下，數(shù)據(jù)并行加載到寄存器中，然后您需要應(yīng)用1個(gè)CP脈沖以鎖存并并行輸出數(shù)據(jù)。這意味著您需要總共5個(gè)CP脈沖來(lái)實(shí)現(xiàn)并行輸出：1個(gè)CP脈沖用于并行加載數(shù)據(jù)，然后再應(yīng)用4個(gè)CP脈沖將數(shù)據(jù)逐位移出（如果您希望在加載后繼續(xù)移出數(shù)據(jù)）。所以，實(shí)現(xiàn)串行輸出需要4個(gè)CP脈沖。實(shí)現(xiàn)并行輸出需要5個(gè)CP脈沖（1個(gè)用于加載，4個(gè)用于移出）。11.16用74LS194構(gòu)成如題11.16圖所示的電路，先并行輸入數(shù)據(jù)，使22=0001畫(huà)出狀態(tài)圖，并說(shuō)明電路功能。答案：略。11.17試分別用清零法和置數(shù)法，利用74LS160接成八進(jìn)制計(jì)數(shù)器。答案：略。11.18試用74LS290接成六十進(jìn)制計(jì)數(shù)器。答案：略。11.19用555定時(shí)器連接的電路如題11.19圖(a)所示，試根據(jù)如題11.19圖(b)所輸入波形確定輸出波形。答案：略。11.20分析如題11.20圖所示的過(guò)電壓監(jiān)測(cè)電路