數(shù)字電路與邏輯設(shè)計復(fù)習(xí)資料(含答案)2

1.十進(jìn)制數(shù)53轉(zhuǎn)換成八進(jìn)制數(shù)應(yīng)為（B）。A.64B.65C.66D.110101（2.將十進(jìn)制數(shù)18）轉(zhuǎn)換成八進(jìn)制數(shù)是（B）100A.20B.22C.21D.233.十進(jìn)制數(shù)53轉(zhuǎn)換成八進(jìn)制數(shù)應(yīng)為（D）A.62B.63C.64D.4.65當(dāng)邏輯函數(shù)有個變量時，共有（）種取值組合。nDA.B.2nC.nD.2nn25.為了避免干擾，MOST門的多余輸入端不能（A）處理。A.懸空B.接低電平C.與有用輸入端并接D.以上都不正確6.C以下電路中可以實現(xiàn)“線與”功能的有（A.TTL與非門B.TTL或非門C.OC門D.TTL異或門7.用6264型RAM勾成一個32K8位的存儲器，需要（D）根地址線。A.12B.13C.14D.158.同步時序電路和異步時序電路比較，其差異在于后者（B）oA.沒有觸發(fā)器B.D.沒有統(tǒng)一的時鐘脈沖控制輸出只與內(nèi)部狀態(tài)有關(guān)C.沒有穩(wěn)定狀態(tài)9.用6264型RAM勾成32K32位的存儲器，需要（D）片進(jìn)行擴展。A.4B.8C.14D.16）o10.邏輯函數(shù)二二二=（DFAA）（A.AUBB.AC.A-D.BB11.函數(shù)二C）。FABC-ABCDA.F=(AB.F=(ABC)(ABCD)BC)(ABCD)C.F=(ABC)(ABCD)D.F=ABCABCD12.在圖1所示的TTL電路中，輸出應(yīng)為(B)oA.F=0B.F=1C.F=AD.F=A100013.將F=ABCACDCD展開成最小項表達(dá)式應(yīng)為（A）A.'m(0,3,4,7,8,12,14,15)B.D.m(0,3,4,7,8,12,13,15)、、C.'m(0,2,4,7,8,12,14,15)'m(0,3,4,7,8,11,14,15)14.用異或門實現(xiàn)反相功能，多余輸入端應(yīng)接(B)oA.地B.高電平C.低電平D.15.同ABC相等的邏輯函數(shù)表達(dá)式是(D)o以上都不正確A.B.C.D.A(BC)(AB)(AC)A(BC)(AB)(AC)圖2是CMO電路，則輸出（C）。Y=16.A.Y=A+B+C+D+E+FC.Y=A+B+CLD+E+FB.D.ABCDEFY=(A+B+CU(D+E+F)+10VArR”>iE-------aCT>1DE——圖217.下面可以實現(xiàn)線與的是（B）。A.TTL門B.OC門C.三態(tài)門D.以上都不可以18.用6264型RAM勾成一個16K8位的存儲器，需要（A）根地址線。A.14B.13C.12D.11、三變量函數(shù)F（）=A+BC的最小項表示中不含下列哪項（A）A.m2B.m5C.m3D.m7、一片64k8存儲容量的只讀存儲器（ROM,有（C）。xA.64條地址線和8條數(shù)據(jù)線B.64條地址線和16條數(shù)據(jù)線C.16條地址線和8條數(shù)據(jù)線D.16條地址線和16條數(shù)據(jù)線、16個觸發(fā)器構(gòu)成計數(shù)器，該計數(shù)器可能的最大計數(shù)模值是、一個64選1的數(shù)據(jù)選擇器有（A）個選擇控制信號輸入端(D)。A.16B.32C.16D.216A.6B.16C.32D.64、函數(shù)F=（A二B）C）。A.ABB.C.ABD.ABAB、芯片74LS04中,LS表示：（B）。A.高速COMS低功耗肖特基C.低速肖特基D.低密度高速、下列等式不正確的是（C）。A.ABC=AB;B.（）（A+C）=A+BCC.AAB）=AB;D.ABACBC=ABAC用或非門構(gòu)成鐘控R-S觸發(fā)器發(fā)生競爭現(xiàn)象時，輸入端的變化是（A）A—11B、01—10C、11—0027.對n個變量，最小項的個數(shù)為（C）。D、—01A.n-1C.2D.n1）門電路'B.nn28.使用TTL集成門電路時，為實現(xiàn)總線系統(tǒng)應(yīng)該選用（BA.集電極開路TTL與非門C.TTL或非門B.三態(tài)輸出門D.OD門29.芯片74LS00中，LS表示（B）A.高速COMSB.低功耗肖特基C.低速肖特基D.低密度高速30.將一個JK觸發(fā)器轉(zhuǎn)變成TJK觸發(fā)器的輸入應(yīng)該采取的連接方式：（C）J=1J二TJJ=TA.K"C.二D.二B.K二TKTTK31.對于含有約束項的邏輯函數(shù)，用卡諾圖化簡時，任意項（C）處理。A.必須當(dāng)作0B.必須當(dāng)作1C.方便化簡時當(dāng)作,不方便化簡時當(dāng)作0D.以上都不正確32.用全加器將8421BCD碼轉(zhuǎn)換成余3BCD碼時，其中固定的一個輸入端應(yīng)接（A）。A.0011B.1100C.1101D.1000（）1.0111=_（）o78421BCD10。2.已知F=A-B1CD，則其對偶函數(shù)為______（AB）（C）_______3.當(dāng)邏輯函數(shù)有n個變量時，共有—;_______種取值組合。4.為了避免干擾，MOS1的多余輸入端不能______懸空________處理。5.在單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器中具有兩個穩(wěn)態(tài)的電路是施密特觸發(fā)器___o6.已知一個四變量的邏輯函數(shù)的標(biāo)準(zhǔn)最小項表示為F（，，c，）='m（0,2,3,4,6,8,9,11），那么用最小項標(biāo)準(zhǔn)表示F—m（2,4,6,7,9,11,12,13,15）」以及F=_送m1,5,7,10,12,14,15）。7.如果用J-K觸發(fā)器來實現(xiàn)T觸發(fā)器功能，則T,J,K三者關(guān)系為—T=J=K—;如果要用J-K觸發(fā)器來實現(xiàn)D觸發(fā)器功能，則D,J,K三者關(guān)系為—oD=J=8.要構(gòu)成17進(jìn)制計數(shù)器最少需要_5—個觸發(fā)器。9.TTL與門多余輸入端應(yīng)該接—高電平（）—，TTL或門多余輸入端應(yīng)該接—低電平（）_。。10.邏輯函數(shù)'”_B____________11.數(shù)字電路按照功能可以分為組合邏輯電路和_時序________邏輯電路。12.時鐘觸發(fā)器根據(jù)時鐘控制信號有效時機的不同，可以把觸發(fā)控制的方式分為兩大類，即—電平______觸發(fā)控制方式和—邊沿—觸發(fā)控制方式。13.直接寫出下列函數(shù)的反演式和對偶式：。14.在單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器中具有兩個穩(wěn)態(tài)的電路是施密；r=_（A+◎（入一）_________;F=_A+C特觸發(fā)器，具有兩個暫態(tài)的電路是多諧振蕩器。1.分析圖3所示電路的邏輯功能，其中，電路有3個輸入變量A,B,C和1個控制變量MA*A-MUX^0)23^5671T11角軍：D=M,=0,D=0,D=M,D=0,D=M,=M,D=1°?3457由此列出真值表000Y0000010011100101110Y0100000010100010111□1001110111M=0M=1當(dāng)帖0時實現(xiàn)“意見一致”功能，即A,B,C狀態(tài)一致時輸出為;當(dāng)M=1時實現(xiàn)“多A,B,C中多數(shù)的狀態(tài)一致數(shù)表決”功能，即輸出與2.分析圖4所示電路的邏輯功能，寫出）。QQQQ的狀態(tài)轉(zhuǎn)移表（設(shè)初始置入的數(shù)據(jù)為3210JQi2忑CTT415104CR%2CP解：置入的數(shù)據(jù)D^Q,D^Q,D=1,D^0,L^Q。2311由此列出狀態(tài)轉(zhuǎn)移表。富屮屮刖&fi"001000110011111a010011110110111001011101011001101100010010100111000Q0010電路實現(xiàn)模9的計數(shù)分頻。3.分析圖5所示電路的邏輯功能，其中，74LS283是四位二進(jìn)制加法器，k為控制變量1I丄6%耳瓦L鳥哉耳哉場咼妨If4L1=1k444AA圖5解：（）當(dāng)k=0時，B二k=B二0=B（i3），G=0jjj0L一組數(shù)是AAAA，另一組數(shù)是，電路實現(xiàn)兩組數(shù)的加法功能。320（）當(dāng)k=1時，Bk=B仁可（i=0口），G=1十十j一組數(shù)是AAA，另一組數(shù)是BBB取反加，電路實現(xiàn)兩組數(shù)的減法功能30304.寫出圖6所示電路的驅(qū)動方程、狀態(tài)轉(zhuǎn)移方程、輸出方程和狀態(tài)轉(zhuǎn)移表，并分析其邏輯功（能設(shè)初始狀態(tài)為）。圖64.解：驅(qū)動方程V,gQJ2狀態(tài)轉(zhuǎn)移方程和輸出方程；；；Q=[QQQ^Q]CP二Q[Q]Q：Q珂Q^Cf]CP11311312nnZ-QQ2狀態(tài)轉(zhuǎn)移表s?1計理z00000100000000101001丨C101]100100111]1DQ0oI110o00Qt)111101電路為模7異步計數(shù)器，具有自啟動功能。5.寫出圖（）所示電路的狀態(tài)轉(zhuǎn)移方程，并在圖3（b）中畫出的波形（設(shè)初始狀態(tài)Q=o）oQ)(b)圖7解：n勺二[A二Q]CPn_rLTLTLTLcFIi6.分析如圖8由3線-8線譯碼器74LS138構(gòu)成的電路，寫出輸出S和C的邏輯函數(shù)表達(dá)式，說明其邏輯功能。（本小題12分）S.解:S(=Bi+⑵｝>%如i-lici000011100110010001011001011a10i10001i111電路功能是全加器.7.如圖9所示由兩片CT74161構(gòu)成的計數(shù)器，試分析輸出端的脈沖頻率與CP脈沖頻率丫的比值是多少？（本小題10分）解：St=+(2行+A；BC-tLI(=+-(2]分)ici-lBL00000101001110010101100101111電路勸能是全加器.116'QQ]；0亠CTr嚴(yán)2：b.DCjQi8.寫出圖10所示電路的驅(qū)動方程、狀態(tài)轉(zhuǎn)移方程和狀態(tài)轉(zhuǎn)移表，并分析其邏輯功能圖10解：驅(qū)動方程,KJJ二Q心=：J3=1,?=1=Q3Q2Q3Q1AiI2狀態(tài)轉(zhuǎn)移方程：=［60応］13；Q^］二［QQI21Qni<Q］Q31n323狀態(tài)轉(zhuǎn)移表efST100001100110Q101010100001110011001101010010l1000電路為模7異步計數(shù)器，具有自啟動功能。9.分析圖11所示電路的邏輯功能，寫出32106666的狀態(tài)轉(zhuǎn)移圖圖11解:功能：模為7的計數(shù)器1.用中規(guī)模集成同步計數(shù)器CT74160和必要的門電路設(shè)計模8計數(shù)器。解：CT74160是十進(jìn)制計數(shù)器，共有10個計數(shù)狀態(tài)。實現(xiàn)模8計數(shù)要跳過2個狀態(tài)，因此數(shù)o據(jù)輸入端接滿值輸出取反作為置入控制信號（5分）LD必袋2L111屮—偽2訃3co6曙--CRCPLbAAAACPJ10011~T~05的同步計數(shù)器。采用J-K觸發(fā)器和一些必要的附加電路設(shè)計模為2.解:狀態(tài)轉(zhuǎn)移表&&Q；zST1QT0000010100111000010010001101000000I狀態(tài)轉(zhuǎn)移方程和輸出方程：；；：；Q3二Q0QQ=QQQQ11n：◎Q—QgZ偏離態(tài)的狀態(tài)轉(zhuǎn)移表z11創(chuàng)露010101010011111111經(jīng)檢驗電路具有自啟動功能0J=QK=1J-Q0=1JQQ1I；1—32321用D觸發(fā)器實現(xiàn)一個轉(zhuǎn)換關(guān)系如圖12所示的同步計數(shù)器。001―010―101—110—>011FI圖12狀態(tài)轉(zhuǎn)換示意圖解：實現(xiàn)模5的計數(shù)功能共需要3個觸發(fā)器。根據(jù)狀態(tài)轉(zhuǎn)移關(guān)系填寫卡諾圖?31二QQQ2偏離態(tài)的狀態(tài)轉(zhuǎn)移表ge;or'&QI劣鋰111000電路具有自啟動功能3=111D；32D二QQQD；QQ11二QQi2精品文檔4.設(shè)計用3個開關(guān)控制一個電燈的邏輯電路，要求改變?nèi)魏我粋€開關(guān)的狀態(tài)都能控制電燈由亮變滅或者由滅變亮。(1)既有原變量又有反變量輸入的情況下，用與非門實現(xiàn)(2)用一片四選一的數(shù)據(jù)選擇器和必要的門電路實現(xiàn)。解：真值表(ABCF0000010100]1100110101011010011111F=ABCABCABCABCL.ABCJABCAAB(2)用4選1的數(shù)據(jù)選擇器實現(xiàn)需要降維=C,D<=C,D=C,D=C因此，03|25.用單片8選1數(shù)據(jù)選擇器（如圖）實現(xiàn)函數(shù):F(A,B,C,D)八m(3,4,6,7,11,12,13)12Y11—o81A01234567ENT[1r111圖13解：原始卡諾圖:CD\I001010011010010降維圖:電路圖:D010I)016.根據(jù)74LS160的邏輯