多核數(shù)字信號(hào)處理器TMS320C66x應(yīng)用與開發(fā) 課件 【ch06】硬件設(shè)計(jì)實(shí)例

硬件設(shè)計(jì)實(shí)例“電子信息科學(xué)與工程類專業(yè)規(guī)劃教材多核數(shù)字信號(hào)處理器TMS320C66x應(yīng)用與開發(fā)第六章01c66x最小系統(tǒng)設(shè)計(jì)實(shí)例c66x最小系統(tǒng)設(shè)計(jì)實(shí)例DSP最小系統(tǒng)就是滿足DSP運(yùn)行的最小硬件組成，任何一個(gè)DSP硬件系統(tǒng)都必須包括最小系統(tǒng)的各個(gè)組成部分，C66x最小系統(tǒng)由電源部分、時(shí)鐘部分、復(fù)位部分、JTAG接口部分和外部存儲(chǔ)器接口部分等組成。圖6-1給出了C66x最小系統(tǒng)的示意圖。c66x最小系統(tǒng)設(shè)計(jì)實(shí)例JTAG接口電路用來對(duì)C66x芯片進(jìn)行調(diào)試。在C66x的JTAG接口電路設(shè)計(jì)中應(yīng)注意C66x的JTAG接口信號(hào)為1.8VLVCMOS信號(hào)，而DSP仿真器的接口信號(hào)為3.3VLVCMOS信號(hào)，因此必須增加電平轉(zhuǎn)換電路。圖6-2、圖6-3分別給出了信號(hào)電平轉(zhuǎn)換電路和JTAG接口電路。最小系統(tǒng)硬件設(shè)計(jì)c66x最小系統(tǒng)設(shè)計(jì)實(shí)例最小系統(tǒng)硬件設(shè)計(jì)c66x最小系統(tǒng)設(shè)計(jì)實(shí)例C66x的上電順序、復(fù)位操作較為復(fù)雜，因此在最小系統(tǒng)中增加了CPLD/FPGA進(jìn)行控制。最小系統(tǒng)硬件設(shè)計(jì)c66x最小系統(tǒng)設(shè)計(jì)實(shí)例最小系統(tǒng)設(shè)置系統(tǒng)上電后，需要通過邏輯電路來控制電源的上電順序及系統(tǒng)復(fù)位。系統(tǒng)上電復(fù)位后，會(huì)鎖存設(shè)置引腳的邏輯狀態(tài)，這些邏輯狀態(tài)可以通過外部上拉/下拉電阻來設(shè)置。邏輯狀態(tài)也可以通過控制器件如CPLD/FPGA來配置，當(dāng)用控制器件來設(shè)置時(shí)，應(yīng)注意這些配置引腳在上電復(fù)位時(shí)必須保持在確定狀態(tài)，否則將影響系統(tǒng)復(fù)位后的運(yùn)行。這些配置引腳說明見表6-2。c66x最小系統(tǒng)設(shè)計(jì)實(shí)例最小系統(tǒng)設(shè)置c66x最小系統(tǒng)設(shè)計(jì)實(shí)例系統(tǒng)復(fù)位之后，需要將運(yùn)行代碼從慢速非易失存儲(chǔ)器中搬移到片內(nèi)快速存儲(chǔ)器，這就是系統(tǒng)引導(dǎo)過程。引導(dǎo)模式配置引腳對(duì)引導(dǎo)設(shè)備、設(shè)備參數(shù)、引導(dǎo)工作時(shí)鐘等進(jìn)行配置。程序加載c66x最小系統(tǒng)設(shè)計(jì)實(shí)例表6-4對(duì)0~2位配置值進(jìn)行了詳細(xì)說明。程序加載c66x最小系統(tǒng)設(shè)計(jì)實(shí)例EMIF引導(dǎo)模式下，ROM代碼配置EMIF接口并結(jié)束引導(dǎo)，之后代碼跳轉(zhuǎn)到EMIPCS2數(shù)據(jù)空間，即跳轉(zhuǎn)到地址0x70000000運(yùn)行。程序加載02C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例TLV320AIC23是TI公司推出的一款立體聲音頻Codec芯片，其內(nèi)部結(jié)構(gòu)如圖6-5所示。TLV320AIC23內(nèi)置耳機(jī)輸出放大器，支持MIC和LINEIN兩種輸入方式(二選一)對(duì)輸入和輸出都具有可編程增益調(diào)節(jié)。TLV320AIC23在片內(nèi)部集成了ADC和DAC，其中ADC采用∑-△過采樣技術(shù)，可以在8~96kHz的頻率范圍內(nèi)提供16位、20位、24位和32位的采樣，ADC和DAC的信噪比分別可以達(dá)到90dB和100dB。C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例TLV320AIC23還具低功耗的特點(diǎn)，回放模式下功耗僅為23mW，省電模式下更是小于15uw。由于具有上述優(yōu)點(diǎn)，使TLV320AIC23成為一款非常理想的音頻模擬I/0器件，在數(shù)字音頻領(lǐng)域得到較為廣泛的應(yīng)用。從圖6-5可以看出，TLV320AIC23主要的外圍接口分為以下幾部分。C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例C66x使用TLV320AIC23完成音頻信號(hào)的輸入、輸出。TLV320AIC23通過麥克風(fēng)采集模擬音頻信號(hào)或直接輸入模擬音頻信號(hào)，然后將其轉(zhuǎn)換為DSP可以處理的數(shù)字信號(hào)。當(dāng)DSP處理完后，再將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出，用戶即可利用耳機(jī)或揚(yáng)聲器收聽到高質(zhì)量的音頻信號(hào)。TLV320AIC23通過兩個(gè)獨(dú)立的通道進(jìn)行通信:一路控制TLV320AIC23的端口配置寄存器，另一路發(fā)送和接收數(shù)字音頻信號(hào)。C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例TLV320AIC23內(nèi)部具有一個(gè)可編程時(shí)鐘，由PLL1708PLL驅(qū)動(dòng)提供。系統(tǒng)的默認(rèn)時(shí)鐘為18.432MHz。內(nèi)部的采樣頻率通常由18.432MHz時(shí)鐘分頻產(chǎn)生，如48KHz或8KHz。采樣頻率通過TLV320AIC23的SAMPLERATE寄存器設(shè)置。C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例圖6-7所示是C66x與TLV320AIC23傳輸數(shù)據(jù)時(shí)的時(shí)序圖。在同步信號(hào)(LRCINLRCOUT)作用下，串行口先傳輸左聲道數(shù)據(jù)，然后再傳輸右聲道數(shù)據(jù)，同時(shí)C66x通過McBSP向TLV320AIC23發(fā)送數(shù)據(jù)，經(jīng)過D/A轉(zhuǎn)換就可以回放音頻信號(hào)。C66x采用DMA的方式與McBSP進(jìn)行數(shù)據(jù)的傳輸。C66x語音處理系統(tǒng)設(shè)計(jì)實(shí)例McBSP的接收和發(fā)送工作在同步方式下，接收和發(fā)送可以獨(dú)立配置。利用C66x的I^2C模塊可以對(duì)TLV320AIC23內(nèi)部的配置寄存器進(jìn)行編程配置，使TLV320AIC23工作在要求的狀態(tài)下。首先對(duì)C66x的I^2C模塊初始化，接下來將數(shù)據(jù)逐次寫入I2CDXR，并通過I^2C總線發(fā)送給TLV320AIC23，來完成對(duì)TLV320AIC23的初始化配置。由于設(shè)置TLV320AIC23采樣頻率為48kHz，程序中發(fā)送數(shù)據(jù)的函數(shù)在設(shè)備忙的情況下不會(huì)返回，而是等待其準(zhǔn)備好并接收數(shù)據(jù)完畢才返回，所以程序中無須使用任何控制數(shù)據(jù)發(fā)送速度的技術(shù)。03c66x軟件無線電系統(tǒng)設(shè)計(jì)實(shí)例c66x軟件無線電系統(tǒng)設(shè)計(jì)實(shí)例軟件無線電概念的提出改變了傳統(tǒng)通信系統(tǒng)的設(shè)計(jì)理念，可配置、可重構(gòu)成為系統(tǒng)設(shè)計(jì)的重點(diǎn)，而數(shù)字信號(hào)處理器則成為可配置、可重構(gòu)軟件無線電系統(tǒng)的核心。c66x軟件無線電系統(tǒng)設(shè)計(jì)實(shí)例為了減輕通用DSP的處理壓力，通常把A/D轉(zhuǎn)換器傳來的數(shù)字信號(hào)，通過信道化處理，再將變?yōu)榛鶐У男盘?hào)送給通用DSP進(jìn)行處理。通用DSP主要完成各種數(shù)據(jù)傳輸速率相對(duì)較低的基帶信號(hào)的處理，例如信號(hào)的調(diào)制、解調(diào)，各種抗干擾、抗衰落、自適應(yīng)均衡算法的實(shí)現(xiàn)等。圖6-10給出了C66x軟件無線電系統(tǒng)組成框圖。c66x軟件無線電系統(tǒng)設(shè)計(jì)實(shí)例04C66x多芯片并行處理系統(tǒng)C66x多芯片并行處理系統(tǒng)雷達(dá)信號(hào)處理、電子對(duì)抗等應(yīng)用領(lǐng)域?qū)Σ⑿刑幚砟芰τ休^高的要求，而C66x多芯片并行處理系統(tǒng)則為這些應(yīng)用提供了較好的解決方案。圖6-15給出8片C6678并行處理系統(tǒng)的組成框圖，該系統(tǒng)的浮點(diǎn)處理能力達(dá)到179.2Gb/s，定點(diǎn)信號(hào)處理能力達(dá)到358.4Gb/s，內(nèi)部采用4xRapidIO總線互聯(lián)，對(duì)外有4xPCIe接口、2個(gè)千兆網(wǎng)絡(luò)接口、2個(gè)4xRapidI0接口、JTAG接口等豐富的外設(shè)接口。C66x多芯片并行處理系統(tǒng)C66x多芯片并行處理系統(tǒng)該系統(tǒng)具備較強(qiáng)的外部數(shù)據(jù)交互能力，2個(gè)4xRapidI接口的交能力共計(jì)40Gb/s,4xPCIe接口的交互能力為20Gb/s，2個(gè)千兆網(wǎng)絡(luò)接口的交能力為2Gb/s，合計(jì)共62Gb/s的外部數(shù)據(jù)交互能力。系統(tǒng)內(nèi)部則為每個(gè)數(shù)字信號(hào)處理器C6678單獨(dú)提供了20Gb/s的內(nèi)部數(shù)據(jù)交互帶寬，系統(tǒng)總的內(nèi)部數(shù)據(jù)交互帶寬為160Gb/s。C66x多芯片并行處理系統(tǒng)具備特點(diǎn):低延遲、靈活方便的數(shù)據(jù)復(fù)制、分發(fā)模式;基于數(shù)據(jù)驅(qū)動(dòng)的協(xié)同工作模式。C66x多芯片并行處理系統(tǒng)為了滿足數(shù)據(jù)分發(fā)、訂閱等機(jī)制，RapidIO總線具備廣播、多播和點(diǎn)對(duì)點(diǎn)等多種通信模式，其中多播模式為數(shù)據(jù)分發(fā)提供了方便的通信方式。多播模式利用RapidIo交換機(jī)CPS4848的多播功能，可以定義多個(gè)多播分組，當(dāng)RapidIo數(shù)據(jù)包的目的地址為某個(gè)多播分組地址時(shí)，CPS4848自動(dòng)完成數(shù)據(jù)包的復(fù)制，并向分組中的成員發(fā)送復(fù)制的數(shù)據(jù)包，從而實(shí)現(xiàn)多播通信。以外部數(shù)據(jù)源向7個(gè)C6678發(fā)起多播通信為例，傳統(tǒng)的點(diǎn)對(duì)點(diǎn)通信模式需要分別向每個(gè)C6678發(fā)送同一個(gè)數(shù)據(jù)包，而采用多播模式則只需要向組播地址發(fā)送一個(gè)數(shù)據(jù)包，CPS4848自動(dòng)完成數(shù)據(jù)包的復(fù)制、分發(fā)，這樣就大大提升了向多個(gè)處理器發(fā)送同一數(shù)據(jù)的傳輸效率。C66x多芯片并行處理系統(tǒng)在并行處理系統(tǒng)中采用了基于數(shù)據(jù)驅(qū)動(dòng)的并行處理機(jī)制，即在完成數(shù)據(jù)傳輸后啟動(dòng)并行處理，具體實(shí)現(xiàn)是:在完成