如何充分利用Emulation和FPGA效果才能翻倍呢

如何充分利用Emulation和FPGA效果才能翻倍呢？隨著芯片規(guī)模和系統(tǒng)代碼越來越復(fù)雜龐大，產(chǎn)品的上市時間不斷面臨挑戰(zhàn)。這導(dǎo)致原本應(yīng)在硅后進(jìn)行的工作不得不在硅前就要開始，也就是設(shè)計策略的“左移”。尤其在最近幾年，隨著亞馬遜、蘋果、騰訊、阿里等系統(tǒng)廠商放棄通用芯片，轉(zhuǎn)而開始制造符合自己系統(tǒng)需求的芯片，盡早對系統(tǒng)進(jìn)行驗證的需求也越來越高。當(dāng)系統(tǒng)驗證“左移”到RTL設(shè)計階段，設(shè)計團(tuán)隊利用硬件仿真加速（以下統(tǒng)稱Emulation）和FPGA原型驗證（以下統(tǒng)稱FPGA）可以提前進(jìn)行系統(tǒng)驗證。雖然同為驗證，這兩種驗證方法在原理上還是有一些差異，但使用起來彼此互補(bǔ)，增加了整個驗證流程的完備性。本文將主要介紹二者各自的優(yōu)勢和局限性，以及設(shè)計團(tuán)隊?wèi)?yīng)如何充分利用Emulation和FPGA，發(fā)揮其協(xié)同效應(yīng)。Emulation和FPGA的優(yōu)勢和局限不同于FPGA，硬件加速器的容量是非常大的

，可以做大規(guī)模芯片的驗證。以Palladium為例，它的最小粒度是等價的四百萬邏輯門，而最大的容量可達(dá)到上百億門。同時，它的查錯定位能力較強(qiáng)，類似Simulation的形式，所有的信號、邏輯層級都是可見的，查錯定位過程中支持關(guān)聯(lián)一些其它工具做聯(lián)合debug，它抓的波形長度也是百萬cycle級的。

然而，Emulation也有其局限性，比如其運行速度依然無法跟原型驗證相比，另外還有其高昂的硬件和維護(hù)費用。威爾遜研究小組的調(diào)查發(fā)現(xiàn)從2012到2020年，在所有ASIC芯片流片失敗的案例中，近一半原因是邏輯和功能性的缺陷。

相比工程師依靠軟件模擬來驗證其硬件設(shè)計是否正確，在FPGA真實環(huán)境上運行是確保其功能正確的可靠方法。

同時，F(xiàn)PGA也是系統(tǒng)驗證（systemvalidation）和軟件調(diào)試的必用工具，其運行速度比硬件仿真加速器快，而且硬件價格也遠(yuǎn)遠(yuǎn)低于市面上主流的加速器，但FPGA也有其明顯的局限性，在復(fù)雜芯片設(shè)計中，不可替代其他驗證手段而單獨使用。

首先，單片F(xiàn)PGA的容量較小，即便使用最新型號，可容納的邏輯門規(guī)模大概是幾千萬門左右。如果芯片設(shè)計非常大，就需要多片F(xiàn)PGA互聯(lián)，然而這樣會涉及到分割即partition。有一些原型驗證的產(chǎn)品是可以支持自動化的partition，但是很多時候還是需要人工去做partition，這個過程雖然可以提高性能和布局布線成功率，但是非常耗時。

其次，原型驗證的查錯定位能力是比較弱的，在FPGA上做全面的查錯定位需要預(yù)埋信號，預(yù)埋的信號有限且每次修改需要重新布局布線，整個過程迭代時間是非常長的。

在實際驗證執(zhí)行過程中，這兩種驗證方式互為補(bǔ)充。FPGA速度快，可能達(dá)到幾兆或者幾十兆的速度，更適合于RTL比較成熟之后，做系統(tǒng)驗證和軟硬件協(xié)同驗證。

硬件仿真加速器容量大，可以做大規(guī)模芯片的仿真，而且由于其查錯定位能力強(qiáng)，適用于早期代碼還不是特別穩(wěn)定的時候，可以做快速迭代，迭代速度甚至可以做到一天迭代兩三次，這樣就可以更早開展軟硬件協(xié)同驗證。強(qiáng)強(qiáng)聯(lián)合，優(yōu)勢互補(bǔ)

Emulation和FPGA目前已經(jīng)成為主流驗證方式，然而，在驗證人員和驗證經(jīng)驗不足的情況下，廠家依然會面臨如何選型？是自己開發(fā)FPGAboard，還是用商用平臺？驗證團(tuán)隊如何搭建等問題。針對這些疑問，英諾達(dá)推出的EnCitiusSVS系統(tǒng)驗證平臺可以幫助客戶克服挑戰(zhàn)，推進(jìn)項目進(jìn)度。SVS系統(tǒng)驗證平臺是SoC及系統(tǒng)相關(guān)驗證的集成式全棧解決方案，該云平臺采用業(yè)界領(lǐng)先的通用高性能服務(wù)器、硬件仿真加速器和原型驗證平臺，通過英諾達(dá)自主研發(fā)的驗證流程和專業(yè)的設(shè)計驗證服務(wù)團(tuán)隊，可以為客戶提供全流程搭建，加速仿真驗證效率，提高硬件利用率。對于從未接觸過硬件仿真加速或者原型驗證平臺的客戶，英諾達(dá)還可以提供從早期驗證策略制定，到整個環(huán)境構(gòu)建方案的一站式服務(wù)，客戶只需要專注于電路和代碼設(shè)計。

SVS平臺一次集成即可快速切換基于重用性實現(xiàn)的快速移植重用性（reuse）是驗證中提到的高頻詞，可以大大增加驗證的效率，節(jié)省人力資源。工程師們希望環(huán)境開發(fā)出來以后可以在Simulation、Emulation和FPGA平臺上做快速移植。SVS平臺在這方面做了自動化處理，提高了環(huán)境的重用性，比如在Emulation和FPGA的切換過程中，通過SVS平臺只做一次開發(fā)的組件集成，編譯過程中可以通過簡單的option切換Emulation或FPGA的代碼，客戶可以在兩個平臺上進(jìn)行快速切換。同時，英諾達(dá)在編譯腳本上也增加了重用性，生成的編輯腳本的目錄結(jié)構(gòu)、編譯命令都是高度統(tǒng)一的。舉例來說，從Emulation移植到FPGA的時候，客戶只需要做很小的改動，就可以拿去編譯了。充分利用資源，發(fā)揮綜合優(yōu)勢SVS平臺綜合了仿真加速和原型驗證的優(yōu)勢，通過快速移植，可以提高硬件的利用效率，從而提高整個工程師團(tuán)隊的效率。舉例來說，為了充分利用Emulation的查錯定位能力，SVS可以把FPGA的環(huán)境移植到Emulation上，問題可以很快復(fù)現(xiàn)出來，然后利用Emulation的信號全可見去查錯定位。

SVS平臺縮短環(huán)境調(diào)試時間擴(kuò)充驗證的組件和解決方案此外，SVS平臺通過統(tǒng)一和簡化組件集成接口，實現(xiàn)了不同驗證平臺組件快速集成，結(jié)合易用的集成工具和轉(zhuǎn)換腳本，快速完成組件集成，減少了驗證環(huán)境構(gòu)建的時間。通過SVS工具可以生成golden的各類接口組件，實現(xiàn)Emulation環(huán)境和FPGA環(huán)境的快速搭建，可以有效縮短bringup的時間。SVS做了很多自動化處理，客戶使用過程中不需要擔(dān)心底層具體的環(huán)境實現(xiàn)。

而對于使用平臺前的一些操作，比如不可綜合模型的替換，環(huán)境組件的集成和porting等，這些客戶可以自己做，也可以交由英諾達(dá)做相關(guān)設(shè)計服務(wù)。另外，英諾達(dá)也會給