數(shù)字電子技術(shù)基礎(chǔ) 習(xí)題題庫

數(shù)字電子技術(shù)基礎(chǔ)習(xí)題第一章數(shù)字邏輯基礎(chǔ)一、填空題1.十進(jìn)制數(shù)128對應(yīng)的二進(jìn)制數(shù)是

，對應(yīng)8421BCD碼是

，對應(yīng)的十六進(jìn)制數(shù)是

。100000000001001010001018001二、判斷題1.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（）2.在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（）√√3.若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（）4.邏輯函數(shù)已是最簡與或表達(dá)式。（）5.若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（）√×√6.因為邏輯表達(dá)式A+B+AB=A+B成立，所以

AB=0成立。（）7.已知AB+C=AB+D，則可得C=D。（）××8.若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（）9.因為邏輯表達(dá)式成立，所以成立。（）10.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）√××三、單項選擇題1.十進(jìn)制數(shù)25用8421BCD碼表示為

。A.10101B.00100101C.100101D.101012.在

輸入情況下，“與非”運算的結(jié)果是邏輯0。A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是13.邏輯函數(shù)=

。A.BB.AC.D.4.當(dāng)邏輯函數(shù)有n個變量時，共有

個變量取值組合？A.nB.2nC.n2D.2n

5.以下表達(dá)式中符合邏輯運算法則的是

。A.C·C=C2B.1+1=10C.0<1D.A+1=16.A+BC=

。A.A+BB.A+CC.（A+B）（A+C）D.B+C

DDDACB7.在函數(shù)F=AB+CD的真值表中，F(xiàn)=1的狀態(tài)有

個？A.2B.4C.6D.78.已知某二變量輸入邏輯門的輸入A、B及輸出Y的波形如下，它為

邏輯門的功能。A.與非門B.或非門C.與門D.異或門

DC四、多項選擇題1.下列現(xiàn)象中，是數(shù)字量的是

。A.手電筒開關(guān)B.普通水龍頭中的流水量C.汽車的車門開關(guān)D.房間內(nèi)的溫度2.與模擬電路相比，數(shù)字電路主要的優(yōu)點有

。A.容易設(shè)計B.通用性強C.保密性好D.抗干擾能力強3.=

。A.B.C.D.4.邏輯函數(shù)的表示方法中具有唯一性的是

。A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖5.在

輸入情況下，“或非”運算的結(jié)果是邏輯0。A.全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為1ACACADBCDBCD五、計算分析1.將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：2463129365

2.將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：

1011110101110101101000113.將下列二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)：1)

2)4.將下列十六進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：5E2D4F05.將下列十進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)：373121256.將下列十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：A0F436A107.當(dāng)變量Ａ，Ｂ，Ｃ取哪些組合時，下列邏輯函數(shù)Ｌ的值為1：1)解：當(dāng)A、B、C分別為010、100、101、110時，邏輯函數(shù)Ｌ的值為1。

2)解：當(dāng)A、B、C分別為010、100、101時，邏輯函數(shù)Ｌ的值為1。8.寫出圖1-11中各邏輯圖輸出Ｌ的邏輯表達(dá)式(提示：根據(jù)邏輯圖逐級寫出輸出端的邏輯函數(shù)式)。解：a圖的邏輯表達(dá)式為

b圖的邏輯表達(dá)式為9.試畫出下列邏輯函數(shù)表達(dá)式的邏輯圖：1)2)10.用真值表驗證下列等式：1)解：函數(shù)和的真值表如下：

兩函數(shù)具有相同的真值表，所以等式成立。2)解：函數(shù)和的真值表如下：

兩函數(shù)具有相同的真值表，所以等式成立。11.利用代數(shù)法證明下列等式：1)證明：2)證明：

12.試根據(jù)邏輯函數(shù)的真值表，分別寫出它們的與或表達(dá)式：解：13.用代數(shù)法將下列各邏輯式化簡成最簡與或式：1)解：2)解：3)解：14.將下列函數(shù)展開為最小項表達(dá)式：1)2)15.將下列函數(shù)化簡并轉(zhuǎn)換為較簡的與或式，與非—與非式，或與式，與或非式和或非—或非式：1)2)第二章邏輯門電路習(xí)題和答案一、填空題

1.晶體管截止的條件是（）。2.晶體管飽和導(dǎo)通的條件是（）。3.晶體管飽和導(dǎo)通的IBS是（）。4.門電路輸出為

電平時的負(fù)載為拉電流負(fù)載，輸出為

電平時的負(fù)載為灌電流負(fù)載。5.晶體三極管作為電子開關(guān)時，其工作狀態(tài)必須為

狀態(tài)或

狀態(tài)。UBE≤0VIB≥IBSIBS=（VCC－UCES）/βRC高低飽和截止

10.CMOS門電路的閑置輸入端不能()，對于與門應(yīng)當(dāng)接到()電平，對于或門應(yīng)當(dāng)接到()電平。

8.三態(tài)門具有3種輸出狀態(tài)，它們分別是

、

、

。9.集電極開路輸出門的英文縮寫為

門，工作時必須外加

和

。低電平態(tài)高阻態(tài)高電平態(tài)電源負(fù)載OC懸空高低二、判斷題

1.普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（）2.集成與非門的扇出系數(shù)反映了該與非門帶同類負(fù)載的能力。（）3.將二個或二個以上的普通TTL與非門的輸出端直接相連，可實現(xiàn)線與。（）4.三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）5.當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（）6.TTL集電極開路門輸出為１時由外接電源和電阻提供輸出電流。（）7.CMOSOD門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與。（）√√√√××√三、單項選擇題

1、已知發(fā)光二極管的正向壓降UD=1.7V，參考工作電流ID=10mA，某TTL門輸出的高低電平分別為UOH=3.6V，UOL=0.3V，允許的灌電流和拉電流分別為IOL=15mA，IOH=4mA。則電阻R應(yīng)選擇（）A.100ΩB.510ΩC.2.2kΩD.300Ω

D4.以下電路中常用于總線應(yīng)用的有()。A.TSL門B.OC門C.漏極開路門D.CMOS與非門5.在TTL邏輯門中，為實現(xiàn)“線與”，應(yīng)選用（）A.三態(tài)門B.OC門C.異或門D.與非門

AB9．標(biāo)準(zhǔn)CMOS電路CD4000系列的電源電壓值是()A.2V～8VB.3V～18VC.2V～5.5VD.4.75V～5.25VB五、計算分析1.判斷圖所示各電路中三極管工作在什么狀態(tài)（設(shè)β=50）。

解：a圖三極管處于放大狀態(tài)，b圖三極管處于飽和狀態(tài)，c圖三極管處于截止?fàn)顟B(tài)，d圖三極管處于截止?fàn)顟B(tài)。2.電路如圖a、b所示，已知Ａ、Ｂ、Ｃ波形如圖c所示，試畫出相應(yīng)的輸出Y1、Y2波形。3.如圖2所示電路，試寫出邏輯表達(dá)式。解：6.畫出圖所示三態(tài)門的輸出波形。7.圖所示的TTL門電路中，輸入端1、2、3為多余輸入端，試問哪些接法是正確的？答：圖a、b、d、e、g是正確的。

第三章組合邏輯電路一、填空題1.若要實現(xiàn)邏輯函數(shù)F=AB+BC，可以用一個

門；或者用

個與非門；或者用

個或非門。2.半加器有

個輸入端，

個輸出端；全加器有

個輸入端，

個輸出端。3.半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共

接法和共

接法。4.對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用

電平驅(qū)動的七段顯示譯碼器。與或三四2232陰極陽極低二、判斷題優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（）2.半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動問題。（）3.液晶顯示器的優(yōu)點是功耗極小、工作電壓低。（）4.液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（）√××√三、單項選擇題若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為（）位。

A.5B.6C.10D.502.八路數(shù)據(jù)分配器，其地址輸入端有（）個。

A.1B.2C.3D.83.將二進(jìn)數(shù)A=1011和B=1100作為74HC85的輸入，則（）數(shù)據(jù)輸出端為1。

A.FA>BB.FA<BC.FA=BD.IA>BBCB四、計算分析1.試分析圖所示邏輯電路的功能。

解：1）逐級寫出邏輯表達(dá)式。2）列出真值表3）功能分析該電路為奇偶校驗電路

2.邏輯電路如圖所示，試分析其邏輯功能。解：1）逐級寫出邏輯表達(dá)式。2）轉(zhuǎn)換成較簡的與或表達(dá)式。3）列出真值表。如下表所示。是A、B的同或邏輯

3.試分析圖所示邏輯電路的功能。解：1）逐級寫出邏輯表達(dá)式2）轉(zhuǎn)換成較簡的表達(dá)式3）列出真值表4）分析邏輯功能。為全加器的邏輯電路圖。

4.試用與非門和反相器設(shè)計一個四位的奇偶校驗器，即當(dāng)四位數(shù)中有奇數(shù)個1時，輸出為0，否則輸出為1。解：1）分析命題。設(shè)輸入變量為Ａ、Ｂ、Ｃ、Ｄ，輸出變量用Ｙ表示，然后對邏輯變量進(jìn)行賦值：Ｙ=０表示Ａ、Ｂ、Ｃ、Ｄ四位數(shù)中有奇數(shù)個１，Ｙ=１表示Ａ、Ｂ、Ｃ、Ｄ四位數(shù)中有偶數(shù)個１。2）根據(jù)題意列真值表（見后表）

3）根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式并進(jìn)行化簡和變換。由于要求用與非門和反相器實現(xiàn)，所以表達(dá)式應(yīng)該用與非—與非表達(dá)式。根據(jù)真值表可得：4）畫出函數(shù)的邏輯圖（圖略）。返回5.設(shè)計一個故障指示電路，要求的條件如下：1）兩臺電動機同時工作時，綠燈Ｇ亮；2）其中一臺發(fā)生故障時，黃燈Ｙ亮；3）兩臺發(fā)動機都有故障時，則紅燈Ｒ亮。解：1）分析命題。設(shè)輸入變量為Ａ、Ｂ，分別表示兩臺電動機的工作狀態(tài)，輸出變量用Ｇ、Ｙ、Ｒ表示。然后對邏輯變量進(jìn)行賦值：Ａ、Ｂ為０時表示電動機正常工作，Ａ、Ｂ為１時表示電動機發(fā)生故障；Ｇ=１表示Ａ、Ｂ兩臺電動機同時工作；Ｙ=１表示Ａ、Ｂ兩臺電動機中有一臺發(fā)生故障；Ｒ=１表示Ａ、Ｂ兩臺電動機都有故障。2）根據(jù)題意列真值表（見后表）根據(jù)真值表可得：4）畫出函數(shù)的邏輯圖（圖略）

1）兩臺電動機同時工作時，綠燈Ｇ亮；2）其中一臺發(fā)生故障時，黃燈Ｙ亮；3）兩臺發(fā)動機都有故障時，則紅燈Ｒ亮。返回6.有一列自動控制的地鐵電氣列車，在所有的門都已關(guān)上和下一段路軌已空出的條件下才能離開站臺。但是，如果發(fā)生關(guān)門故障，則在開著門的情況下，車子可以通過手動操作開動，但仍要求下一段空出路軌。試用與非門設(shè)計一個指示電氣列車開動的邏輯電路。（提示：設(shè)Ａ為門開關(guān)信號，Ａ＝１門關(guān)；Ｂ為路軌控制信號，Ｂ＝１路軌空出；Ｃ為手動操作信號，Ｃ＝１手動操作；Ｙ為列車開動信號，Ｙ＝１列車開動。）解：1）分析命題。設(shè)輸入變量為Ａ、Ｂ、Ｃ，Ａ為門開關(guān)信號，Ａ＝１門關(guān)；Ｂ為路軌控制信號，Ｂ＝１路軌空出；Ｃ為手動操作信號，Ｃ＝１手動操作；Ｙ為列車開動信號，Ｙ＝１列車開動。2）根據(jù)題意列真值表根據(jù)真值表可得：4）畫出函數(shù)的邏輯圖（圖略）。返回10.

如圖所示，74HC153是四選一數(shù)據(jù)選擇器，試寫出輸出Ｙ的最簡與或表達(dá)式，并用74HC153實現(xiàn)邏輯函數(shù)：解：11.

如圖所示，74HC151是八選一數(shù)據(jù)選擇器，試寫出輸出Ｙ的最簡與或表達(dá)式，并用74HC151實現(xiàn)邏輯函數(shù)：解：11.如圖所示，74HC138是3線-8線譯碼器，試寫出Z1、Z2的最簡與或式。解：

14.用3線-8線譯碼器74HC138和與非門分別實現(xiàn)下列邏輯函數(shù)。提示：先將下列邏輯函數(shù)轉(zhuǎn)換成最小項表達(dá)式，然后再轉(zhuǎn)換成與非-與非表達(dá)式。另外，74HC138的輸出分別等于輸入變量的與非邏輯，例如，。1）2）解：1）2)15.試用EPROM實現(xiàn)一組邏輯函數(shù)：指出需要多大容量的EPROM，并且列出存儲矩陣的存儲內(nèi)容表。解：需要位，即16×4位容量的EPROM。經(jīng)過函數(shù)變換，一、判斷題

1.由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定。（）2.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）

第四章觸發(fā)器電路√×3.邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（）4.同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）

5.D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（）6.RS觸發(fā)器的不定狀態(tài)是指RS輸入信號同時消失后(同時變?yōu)椤?”或同時變?yōu)椤?”)，觸發(fā)器轉(zhuǎn)換到什么狀態(tài)將不能確定，可能為1態(tài)，也可能為0態(tài)。()×√×√二、單項選擇題1.為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使

。A.J=D,K=B.K=D,J=C.J=K=DD.J=K=2.對于JK觸發(fā)器，若J=K，則可完成

觸發(fā)器的邏輯功能。A.RSB.DC.TD.Tˊ3.欲使D觸發(fā)器按Qn+1=工作，應(yīng)使輸入D=

。A.0B.1C.QD.ACD4.對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=

。A.0B.1C.QnD.5.一個觸發(fā)器可記錄一位二進(jìn)制代碼，它有（）個穩(wěn)態(tài)。A.4B.1C.2D.36.在下列觸發(fā)器中，有約束條件的是（）。A.主從JKF/FB.主從DF/FC.同步RSF/FD.邊沿DF/FCCC四、計算分析1.由兩個與非門構(gòu)成的基本RS觸發(fā)器中，觸發(fā)輸入信號如圖所示，試畫出其Q和

端的波形。

2.由兩個或非門構(gòu)成的基本RS觸發(fā)器中，已知R、S端的波形如圖所示，試畫出Q、

的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。3.設(shè)圖所示的同步RS觸發(fā)器初始狀態(tài)為0，R、S端的波形如圖所示。試畫出其輸出端Q、

的波形。4.在圖所示的維持阻塞D觸發(fā)器中，已知CP、D、

、

的波形如圖所示，試畫出其Q端的波形。設(shè)觸發(fā)器的初態(tài)為0。10.已知下降沿觸發(fā)型JK觸發(fā)器的CP、J、K波形如圖所示，試分別畫出其Q端的波形。設(shè)

=

=1，觸發(fā)器的初始狀態(tài)為零。一、填空題1.組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號

；與電路原來所處的狀態(tài)

；時序邏輯電路任何時刻的輸出信號，與該時刻的輸入信號

；與信號作用前電路原來所處的狀態(tài)

。2.一個4位移位寄存器，經(jīng)過

個時鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器；再經(jīng)過

個時鐘脈沖CP后可串行輸出4位數(shù)碼。有關(guān)

有關(guān)

有關(guān)

無關(guān)

44笫五章時序邏輯電路3、構(gòu)成一異步2n進(jìn)制加法計數(shù)器需要

個觸發(fā)器，一般將每個觸發(fā)器接成

型觸發(fā)器。如果觸發(fā)器是上升沿觸發(fā)翻轉(zhuǎn)的，則將最低位觸發(fā)器CP端與

相連，高位觸發(fā)器的CP端與

相連。4.時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘脈沖控制分為

時序電路和

時序電路。5.要組成模15計數(shù)器，至少需要采用

個觸發(fā)器。n計數(shù)或T′計數(shù)脈沖輸入端鄰低位端同步異步4二、判斷題1.異步時序電路的各級觸發(fā)器類型不同。（）2.組合電路不含有記憶功能的器件。（）3.模N計數(shù)器可用作N分頻器。（）4.把一個5進(jìn)制計數(shù)器與一個10進(jìn)制計數(shù)器串聯(lián)可得到15進(jìn)制計數(shù)器。（）5.4位同步二進(jìn)制加法計數(shù)器與4位異步二進(jìn)制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表不同。（）×√××√6.利用反饋歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，有短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）7.計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（）8.具有N個獨立的狀態(tài)，計滿N個計數(shù)脈沖后，狀態(tài)能進(jìn)入循環(huán)的時序電路，稱之模N計數(shù)器。()√√×三、單項選擇題1.下列電路中，不屬于組合邏輯電路的是（）。A.編碼器B.譯碼器C.數(shù)據(jù)選擇器D.計數(shù)器2.同步時序電路和異步時序電路比較，其差異在于后者()。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)

DB3.判斷圖題所示電路為（）：A.并行輸入數(shù)碼寄存器B.左移位寄存器C.右移位寄存器D.串并行輸入移位數(shù)碼寄存器D4.在下列邏輯電路中，不是組合邏輯電路的有（）。A.譯碼器B.編碼器C.全加器D.寄存器5.判斷圖題所示電路為（）：A.并行輸入數(shù)碼寄存器B.左移位寄存器C.右移位寄存器D.串并行輸入移位數(shù)碼寄存器

DA