半導(dǎo)體工藝技術(shù)分析

半導(dǎo)體制造工藝微電子教研室可以說，中央處理器(CPU)是現(xiàn)代社會(huì)飛速運(yùn)轉(zhuǎn)的動(dòng)力源泉，在任何電子設(shè)備上都可以找到微芯片的身影。簡(jiǎn)單地說，處理器的制造過程可以大致分為沙子原料(石英)、硅錠、晶圓、光刻(平版印刷)、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測(cè)試與切割、核心封裝、等級(jí)測(cè)試、包裝上市等諸多步驟，而且每一步里邊又包含更多細(xì)致的過程。緒——從沙子到CPU半導(dǎo)體相關(guān)知識(shí)本征材料：純硅9-10個(gè)9250000Ω.cmN型硅：摻入V族元素--磷P、砷As、銻SbP型硅：摻入III族元素—鎵Ga、硼B(yǎng)PN結(jié)：NP------+++++集成電路雙極型集成電路MOS集成電路按器件類型分按集成度分SSI（100以下個(gè)等效門）MSI（<103個(gè)等效門）LSI（<104個(gè)等效門）VLSI（>104個(gè)以上等效門）TTL、ECLI2L等PMOSNMOSCMOS集成度、工作頻率、電源電壓、特征尺寸、硅片直徑按信號(hào)類型分模擬集成電路數(shù)字集成電路BiCMOS集成電路數(shù)?；旌霞呻娐钒雽?dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML1.二極管（PN結(jié)）正方向反方向VI電路符號(hào)：+-有電流流過沒有電流流過對(duì)于硅二極管，正方向的電位差與流過的電流大小無關(guān)，始終保持0.6V-0.7V雙極集成電路的基本元素P-SiN-Si+-1.二極管（PN結(jié)）雙極集成電路的基本元素np2.雙極型晶體管雙極集成電路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBECCBENPNBEC?BECnpN+BEC典型的PN結(jié)隔離的摻金TTL電路工藝流程一次氧化襯底制備隱埋層擴(kuò)散外延淀積熱氧化隔離光刻隔離擴(kuò)散再氧化基區(qū)擴(kuò)散再分布及氧化發(fā)射區(qū)光刻背面摻金發(fā)射區(qū)擴(kuò)散反刻鋁接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層中測(cè)壓焊塊光刻典型PN結(jié)隔離雙極集成電路中元件的形成過程1:襯底選擇

確定襯底材料類型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)

確定襯底材料電阻率ρ≈10Ω.cm

確定襯底材料晶向（111）偏離2~50典型PN結(jié)隔離雙極集成電路中元件的形成過程2:第一次光刻----N+隱埋層擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si襯底N+隱埋層具體步驟如下：1．生長(zhǎng)二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2

Si-襯底

SiO22．隱埋層光刻：涂膠腌膜對(duì)準(zhǔn)曝光光源顯影As摻雜（離子注入）刻蝕（等離子體刻蝕）去膠N+去除氧化膜3．N+摻雜：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結(jié)隔離雙極集成電路中元件的形成過程3:外延層主要設(shè)計(jì)參數(shù)

外延層的電阻率ρ;

外延層的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化層消耗的外延厚度基區(qū)擴(kuò)散結(jié)深TBL-uptepi-oxxmcxjc集電結(jié)耗盡區(qū)寬度隱埋層上推距離TTL電路：3～7μm模擬電路：7～17μm典型PN結(jié)隔離雙極集成電路中元件的形成過程4:第二次光刻----P隔離擴(kuò)散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結(jié)隔離雙極集成電路中元件的形成過程5:第三次光刻----P型基區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN結(jié)隔離雙極集成電路中元件的形成過程6:第四次光刻----N+發(fā)射區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN結(jié)隔離雙極集成電路中元件的形成過程7:第五次光刻----引線孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN結(jié)隔離雙極集成電路中元件的形成過程8:鋁淀積典型PN結(jié)隔離雙極集成電路中元件的形成過程9:第六次光刻----反刻鋁雙極集成電路元件斷面圖BECpn+n-epin+P+P+SP-Sin+-BLBECSAA’P+隔離擴(kuò)散P基區(qū)擴(kuò)散N+擴(kuò)散接觸孔鋁線隱埋層ECBsiliconsubstratesourcedraingateoxideoxidetopnitridemetalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongatedopedsiliconfieldoxidegateoxideMOS晶體管的立體結(jié)構(gòu)在硅襯底上制作MOS晶體管siliconsubstratesiliconsubstrateoxidefieldoxidesiliconsubstrateoxidephotoresistShadowonphotoresistphotoresistExposedareaofphotoresistChromeplatedglassmaskUltravioletLightsiliconsubstrateoxide非感光區(qū)域siliconsubstrate感光區(qū)域oxidephotoresistShadowonphotoresistsiliconsubstrateoxidephotoresistphotoresist顯影siliconsubstrateoxideoxidesiliconsubstratephotoresist腐蝕siliconsubstrateoxideoxidesiliconsubstratefieldoxide去膠siliconsubstrateoxideoxidegateoxidethinoxidelayersiliconsubstrateoxideoxidepolysilicongateoxidesiliconsubstrateoxideoxidegategateultra-thingateoxidepolysilicongatesiliconsubstrateoxideoxidegategatephotoresistScanningdirectionofionbeamimplantedionsinactiveregionoftransistorsImplantedionsinphotoresisttoberemovedduringresiststrip.sourcedrainionbeamsiliconsubstrateoxideoxidegategatesourcedraindopedsilicon自對(duì)準(zhǔn)工藝在有源區(qū)上覆蓋一層薄氧化層淀積多晶硅，用多晶硅柵極版圖刻蝕多晶硅以多晶硅柵極圖形為掩膜板，刻蝕氧化膜離子注入siliconsubstratesourcedraingatesiliconsubstrategatecontactholesdrainsourcesiliconsubstrategatecontactholesdrainsource完整的簡(jiǎn)單MOS晶體管結(jié)構(gòu)siliconsubstratesourcedraingateoxideoxidetopn