正弦函數(shù)發(fā)生器設(shè)計(jì)(五篇)

本文格式為Word版，下載可任意編輯——正弦函數(shù)發(fā)生器設(shè)計(jì)(五篇)無(wú)論是身處學(xué)校還是步入社會(huì)，大家都嘗試過(guò)寫(xiě)作吧，借助寫(xiě)作也可以提高我們的語(yǔ)言組織能力。相信大量人會(huì)覺(jué)得范文很難寫(xiě)？以下是我為大家搜集的優(yōu)質(zhì)范文，僅供參考，一起來(lái)看看吧

正弦函數(shù)發(fā)生器設(shè)計(jì)篇一

信號(hào)發(fā)生器設(shè)計(jì)

設(shè)計(jì)一個(gè)能夠輸出正弦波、三角波和矩形波的信號(hào)源電路，電路形式自行選擇。輸出信號(hào)的頻率可通過(guò)開(kāi)關(guān)進(jìn)行設(shè)定，具體要求如下：

（１）輸出信號(hào)的頻率范圍為100~800hz，步進(jìn)為100hz。（60分）

（２）要求輸出信號(hào)無(wú)明顯失真，特別是正弦波信號(hào)。（30分）

評(píng)分標(biāo)準(zhǔn)：

（１）范圍滿足設(shè)計(jì)要求得總分值，否則酌情扣分。

（２）輸出信號(hào)無(wú)明顯失真可總分值，有明顯失真酌情扣分。

發(fā)揮部分（附加10分）：

進(jìn)一步擴(kuò)大輸出信號(hào)范圍和減小步進(jìn)頻率。

正弦函數(shù)發(fā)生器設(shè)計(jì)篇二

試驗(yàn)五正弦信號(hào)發(fā)生器設(shè)計(jì)

一、試驗(yàn)?zāi)康?．熟悉利用quartusii及其lpm_rom與fpga硬件資源的使用方法；

2．把握l(shuí)pm模塊的重要功能；

3．熟悉megawizardplug-inmanager的使用方法。

二、試驗(yàn)設(shè)備

計(jì)算機(jī)，quartusii6.0版軟件，jtag下載線，eda試驗(yàn)掛箱（ep1c6q240c8）。

三、試驗(yàn)原理

設(shè)計(jì)一8位寬、1024點(diǎn)的正弦信號(hào)發(fā)生器。

正弦信號(hào)發(fā)生器的結(jié)構(gòu)由四個(gè)部分組成：

1.計(jì)數(shù)器或地址發(fā)生器（10位地址線）；

2.正弦信號(hào)數(shù)據(jù)rom（存放正弦波的采樣數(shù)據(jù)，采樣頻率20mhz：8位數(shù)據(jù)線、10位地址線）；

頂層設(shè)計(jì)；

4.d/a轉(zhuǎn)換器（8位）。

四、試驗(yàn)步驟和內(nèi)容

1．在quartusii上利用megawizardplug-inmanager功能，調(diào)用lpm_rom函數(shù)定制8位寬、1024點(diǎn)rom，并進(jìn)行初始化。然后對(duì)設(shè)計(jì)實(shí)體進(jìn)行編輯、編譯、綜合、適配、仿真。

2.利用quartusii文本編輯器設(shè)計(jì)10位二進(jìn)制計(jì)數(shù)器，做為地址發(fā)生器，對(duì)設(shè)計(jì)實(shí)體進(jìn)行編輯、編譯、綜合、適配、仿真。

3.利用層次化設(shè)計(jì)方法設(shè)計(jì)一8位寬、1024點(diǎn)的正弦信號(hào)發(fā)生器。

4.d/a轉(zhuǎn)換器采用試驗(yàn)箱配備的dac0832。

5.引腳鎖定和硬件下載測(cè)試。引腳鎖定后進(jìn)行編譯、下載和硬件測(cè)試試驗(yàn)。將試驗(yàn)過(guò)程和試驗(yàn)結(jié)果寫(xiě)進(jìn)試驗(yàn)報(bào)告。

6.使用signaltapii對(duì)設(shè)計(jì)的正弦信號(hào)發(fā)生器進(jìn)行實(shí)測(cè)。采樣時(shí)鐘使用系統(tǒng)時(shí)鐘20mhz。

7.使用在系統(tǒng)存儲(chǔ)器數(shù)據(jù)讀寫(xiě)編輯器對(duì)設(shè)計(jì)的正弦信號(hào)發(fā)生器進(jìn)行實(shí)測(cè)，觀測(cè)結(jié)果；

8．試驗(yàn)報(bào)告。將試驗(yàn)原理、設(shè)計(jì)過(guò)程、編譯仿真波形和分析結(jié)果、硬件測(cè)試試驗(yàn)結(jié)果寫(xiě)進(jìn)試驗(yàn)報(bào)告。

五、思考題

如何實(shí)現(xiàn)對(duì)輸出正弦信號(hào)的頻率和相位可調(diào)？

正弦函數(shù)發(fā)生器設(shè)計(jì)篇三

試驗(yàn)六簡(jiǎn)易正弦信號(hào)發(fā)生器的設(shè)計(jì)

一、試驗(yàn)?zāi)康?.進(jìn)一步熟悉quatus軟件的使用方法；

2.把握規(guī)律分析儀的使用方法；

3.把握l(shuí)pm-rom的使用方法；

二、試驗(yàn)內(nèi)容

定制lpm-rom模塊，并利用其設(shè)計(jì)一個(gè)簡(jiǎn)易的正弦信號(hào)發(fā)生器，該信號(hào)發(fā)生器由以下三部分組成：

（1）計(jì)數(shù)器或地址信號(hào)發(fā)生器；

（2）正弦信號(hào)數(shù)據(jù)存儲(chǔ)器rom（6位地址線，8位數(shù)據(jù)線），含有128個(gè)8位波形數(shù)據(jù)（一個(gè)正弦波形周期）。

（3）vhdl頂層程序設(shè)計(jì)

注意：本試驗(yàn)中未給正弦信號(hào)波形接d/a轉(zhuǎn)換器，因而采用規(guī)律分析儀進(jìn)行觀測(cè)，具體觀測(cè)方法見(jiàn)教材208頁(yè)。

本試驗(yàn)中待測(cè)信號(hào)為ar和q。時(shí)鐘選擇clk；時(shí)能信號(hào)為en，高電平觸發(fā)。

三、試驗(yàn)記錄

語(yǔ)言程序

2.仿真波形

3.規(guī)律分析儀觀測(cè)結(jié)果。

四、問(wèn)題探討

1.總結(jié)宏功能模塊的應(yīng)用環(huán)境，可實(shí)現(xiàn)哪些設(shè)計(jì)？

2.設(shè)計(jì)一個(gè)方波生成器。

正弦函數(shù)發(fā)生器設(shè)計(jì)篇四

vhdl試驗(yàn)四:函數(shù)信號(hào)發(fā)生器設(shè)計(jì)

設(shè)計(jì)要求:設(shè)計(jì)一個(gè)函數(shù)信號(hào)發(fā)生器,能產(chǎn)生方波,三角波,正弦波,階梯波。設(shè)計(jì)概述:信號(hào)的輸出實(shí)質(zhì)上是指電壓幅度隨時(shí)間的變化。根據(jù)這個(gè)原理我們就可以設(shè)計(jì)函數(shù)信號(hào)發(fā)生器了。fpga里面產(chǎn)生的數(shù)據(jù)只能是數(shù)字信號(hào),最終我們通過(guò)連接8bit的da轉(zhuǎn)換器就能將數(shù)字信號(hào)轉(zhuǎn)換成電壓信號(hào),從而實(shí)現(xiàn)了信號(hào)發(fā)生器的功能。

本設(shè)計(jì)有5個(gè)模塊組成,其中有:方波發(fā)生器,三角波發(fā)生器,正弦波發(fā)生器,階梯波發(fā)生器,4選1選擇器。下面是我設(shè)計(jì)的整個(gè)過(guò)程:方波發(fā)生器:實(shí)質(zhì)上是一段時(shí)間輸出0,一段時(shí)間輸出255的數(shù)字信號(hào),當(dāng)然這有8位的通道輸出。

程序設(shè)計(jì)如下:--工程名:方波發(fā)生器

--功能:產(chǎn)生方波,是通過(guò)交替送出全0和全1實(shí)現(xiàn)的,每32個(gè)時(shí)鐘翻轉(zhuǎn)一次--時(shí)間:2023-12-17libraryieee;use;use;use;entitysqaureisport(clk,clr:instd_logic;

q:outintegerrange0to255;endentity;architecturebehavofsqaureissignala:bit;beginprocess(clk,clr--計(jì)數(shù)分頻variablecnt:integerrange0to32;beginif(clr='0'thenaddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddnull;endcase;endif;endprocess;endbehav;階梯波發(fā)生器:實(shí)質(zhì)上是一個(gè)直線遞增的數(shù)字信號(hào)輸出而已,和三角波發(fā)生沒(méi)有什么區(qū)別。

--工程名:階梯波信號(hào)發(fā)生器

--功能:改變?cè)撃K遞增的常數(shù),可以改變階梯的個(gè)數(shù)--時(shí)間:2023-12-17libraryieee;use;use;

use;entityladder1isport(clk:instd_logic;--時(shí)鐘信號(hào)rst:instd_logic;--復(fù)位信號(hào)

q:outstd_logic_vector(7downto0;--輸出信號(hào)endentity;architecturebehavofladder1isbeginprocess(clk,rstvariabletmp:std_logic_vector(7downto0;variablea:std_logic;beginif(rst='0'then--復(fù)位tmp:=“00000000〞;elsifclk'eventandclk='1'thenifa='0'theniftmp=“11111111〞thentmp:=“00000000〞;a:='1';

elsetmp:=tmp+16;--以常數(shù)遞增a:='1';endif;elsea:='0';endif;endif;qqqqqk,en=>en,reset=>reset,clk=>clk,out1=>s1);

u1:reg1portmap(d=>s1,clk=>clk,q=>s1);

u2:romportmap(addr=>s2,clk=>clk,outp=>s3);

u3:reg2portmap(d=>s3,clk=>clk,q=>q);endarchitecturebehave;

正弦查找表libraryieee;use;use;use;entityromisport(addr:instd_logic_vector(6downto0);clk:instd_logic;outp:outsigned(7downto0));endentityrom;architectureartofromisbeginprocess(clk)isbeginif(clk'eventandclk='1')thencaseaddriswhen“0000000〞=>outpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpoutpou