設(shè)計一個24進制計數(shù)器(時序邏輯電路設(shè)計實驗 )

PAGE階段性考核之三：【平時成績15分】時序邏輯部分設(shè)計型實驗報告實驗題目設(shè)計一個24進制計數(shù)器學(xué)生姓名班級學(xué)號任課教師實驗成績完成時間2015年07月20號PAGE3實驗題目設(shè)計一個24進制計數(shù)器實驗?zāi)康谋敬螌嶒炓髮W(xué)生設(shè)計一個24進制計數(shù)器電路。其目的在于：使學(xué)生學(xué)會用555定時器自行產(chǎn)生時鐘脈沖的設(shè)計方法；使學(xué)生深入理解用已有集成計數(shù)器實現(xiàn)任意進制計數(shù)器的設(shè)計過程，并用數(shù)碼管顯示相應(yīng)數(shù)字；進一步鍛煉學(xué)生的動手實踐能力。具體實驗要求選用4位二進制集成計數(shù)器74LS161設(shè)計一個24進制計數(shù)器。試用整體清零法仿真實現(xiàn)上述24進制計數(shù)器；試用整體置數(shù)法仿真實現(xiàn)上述24進制計數(shù)器。要求用實物搭接時實現(xiàn)上述1、2中任意一種情況即可。24進制要求必須用74LS161實現(xiàn)，不允許用74LS160。用數(shù)碼管顯示24個狀態(tài)對應(yīng)的十進制數(shù)在該實驗報告中要有完整的設(shè)計過程、仿真電路圖和實驗調(diào)試過程。總結(jié)本次實驗的收獲、體會以及建議，填入本實驗報告的相應(yīng)位置中?！臼斋@、體會必須寫！】設(shè)計過程用555定時器實現(xiàn)秒脈沖的設(shè)計過程555定時器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。R是復(fù)位端，當(dāng)其為0時，555輸出低電平，平時該端開路或接VCC。Vc是控制電壓端（5腳），平時輸出2/3VCC作為比較器A1的參考電平，當(dāng)5腳外接一個輸入電壓，即改變了比較器的參考電平，從而實現(xiàn)對輸出的另一種控制，在不接外加電壓時，通常接一個0.01uf的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。T為放電管，當(dāng)T導(dǎo)通時，將給接于腳7的電容器提供低阻放電電路。555定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現(xiàn)多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產(chǎn)生與變換電路。對于555定時器構(gòu)成的多諧振蕩電路所產(chǎn)生的脈沖的周期，依據(jù)公式周期T=（R1+2R2）Cln2可以求得，當(dāng)C2為0.01uF，若C1取22uF，可計算出R1+2R2=66時可得到周期為1s,頻率為1Hz的振蕩信號，所以令R1=34，R2=16。整體清零法實現(xiàn)24進制計數(shù)器設(shè)計過程：要實現(xiàn)整體清零，就要利用端進行清零（在實際器件的端口是CLR端），即將24進制最終清零信號分別接入兩個74LS161芯片的端，以實現(xiàn)整體清零，考慮到清零法是在第N+1個狀態(tài)清零，實驗整體清零的最終信號應(yīng)為(第1片74LS161)0010（第2片74LS161)0100，根據(jù)最終信號連接電路，以實現(xiàn)整體清零。（圖見附錄1）所用器件：器件型號功能數(shù)量74LS1614位二進制同步加法計數(shù)器2片74LS00四2輸入與非門1片74LS08四2輸入與門1片仿真實現(xiàn)過程：（1）首先遇到的問題是級聯(lián)問題，由于要實現(xiàn)24進制，所以需要2片74ls161芯片，所以就不可避免的遇到級聯(lián)問題，解決該問題就需要將第2片74ls161芯片的進位信號與第1片74ls161芯片的EP端和ET端連接在一起，實現(xiàn)進位和級聯(lián)。（2）其次是實現(xiàn)整體置零問題，顧名思義，就是在同一個信號下實現(xiàn)兩個74ls161芯片都清零，解決該問題就需要將清零信號與兩個74ls161芯片的端進行連接在一起。（3）檢驗整體清零，就需要運用數(shù)碼管顯示來檢驗整體清零功能的實現(xiàn)。（詳細圖見附錄4）整體置數(shù)法實現(xiàn)24進制計數(shù)器設(shè)計過程：要實現(xiàn)整體置數(shù)，就要利用端進行清零（在實際器件的端口是LOAD端），即將24進制最終清零信號分別接入兩個74LS161芯片的端，以實現(xiàn)整體清零，考慮到清零法是在第N個狀態(tài)清零，實驗整體清零的最終信號應(yīng)為(第1片74LS161)0010，（第2片74LS161)0011，根據(jù)最終信號連接電路，以實現(xiàn)整體清零。（圖見附錄2）所用器件：器件型號功能數(shù)量74LS1614位二進制同步加法計數(shù)器2片74LS00四2輸入與非門1片74LS08四2輸入與門1片74LS10三3輸入與非門1片仿真實現(xiàn)過程：（1）首先遇到的問題是級聯(lián)問題，由于要實現(xiàn)24進制，所以需要2片74ls161芯片，所以就不可避免的遇到級聯(lián)問題，解決該問題就需要將第2片74ls161芯片的進位信號與第1片74ls161芯片的EP端和ET端連接在一起，實現(xiàn)進位和級聯(lián)。（2）其次是實現(xiàn)整體置零問題，顧名思義，就是在同一個信號下實現(xiàn)兩個74ls161芯片都清零，解決該問題就需要將清零信號與兩個74ls161芯片的端進行連接在一起。（3）檢驗整體清零，就需要運用數(shù)碼管顯示來檢驗整體清零功能的實現(xiàn)。（圖見附錄5）實驗心得通過此次實驗，我能更加熟練的運用Multisim軟件，從中學(xué)到了許多，實驗與實物連接相互配合，讓我更好的鞏固了課本上所學(xué)的知識，養(yǎng)成了獨立思考，獨立動手，的好習(xí)慣。在此次做實驗過程中，我也遇到了許多問題難以解決，比如說如何實現(xiàn)整體級聯(lián)和整體清零的實現(xiàn)，如何通過數(shù)碼管來來檢驗實驗的成功；以及一些實際問題，比如說實際電路是否連接正確，芯片是否損壞，這些都是需要考慮的問題，如果一個問題解決不了，就有可能導(dǎo)致一步錯，步步錯的局面，還好，由于理論知識的學(xué)習(xí)，問題都可以一個一個得以解決，從這次用4位二進制集成計數(shù)器74LS161設(shè)計一個24進制計數(shù)器的實驗中，我收獲巨大，動手能力也進一步提高。附錄1：整體清零法仿真電路圖

附錄2：整體置數(shù)法仿真電路圖

附錄3：方案二仿真電路圖

附錄4：方案三仿真電路圖（整體清零法實現(xiàn)2