第三章 內(nèi)部存儲(chǔ)器

第三章存儲(chǔ)系統(tǒng)3.1存儲(chǔ)器概述3.2SRAM存儲(chǔ)器3.3DRAM存儲(chǔ)器

3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3.5并行存儲(chǔ)器3.6高速緩沖存儲(chǔ)器cache3.1

存儲(chǔ)器概述

3.1.1存儲(chǔ)器的分類1、存儲(chǔ)器的基本概念

存儲(chǔ)器是計(jì)算機(jī)的一種具有記憶功能的部件,用以存放程序和數(shù)據(jù),它由一些能表示二進(jìn)制數(shù)0和1的存儲(chǔ)介質(zhì)組成(常用有半導(dǎo)體器件和磁性材料).位(bit)是存儲(chǔ)器中存儲(chǔ)信息的最小單位,稱為存儲(chǔ)位或存儲(chǔ)元,8位二進(jìn)制數(shù)為一個(gè)字節(jié)(Byte),字(Word)是由一個(gè)或若干個(gè)字節(jié)組成,若干個(gè)存儲(chǔ)元組成一個(gè)存儲(chǔ)單元,許多存儲(chǔ)單元的集合形成一個(gè)存儲(chǔ)體(MemoryBank).存儲(chǔ)單元的編號(hào)稱為地址.2、存儲(chǔ)器各種不同的分類方法（1）按存儲(chǔ)介質(zhì)分類磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光存儲(chǔ)器（2）按存取方式分類隨機(jī)存儲(chǔ)器RAM(randomaccessmemory)、順序存取存儲(chǔ)器SAM(Sequentialaccessmemory)、直接存取存儲(chǔ)器DAM(directaccessmemory)（3）存儲(chǔ)內(nèi)容的可變性只讀存儲(chǔ)器ROM(ReadOnlymemory)隨機(jī)讀寫存儲(chǔ)器RAM(randomaccessmemory)

（4）按信息的易失性分類易失性（揮發(fā)性）存儲(chǔ)器:斷電后信息消失非易失性（非揮發(fā)性）存儲(chǔ)器:斷電后信息仍能保存（5）按在計(jì)算機(jī)系統(tǒng)中的作用分類主存(內(nèi)存)、輔存(外存)、Cache、控制存儲(chǔ)器3.1.2存儲(chǔ)器的分級(jí)結(jié)構(gòu)單一種類的存儲(chǔ)器無(wú)法同時(shí)滿足價(jià)格、容量和速度三方面的要求，所以一個(gè)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器由多種類型不同的存儲(chǔ)器組成，構(gòu)成不同的存儲(chǔ)層次（MemoryHierarchy).典型的三級(jí)存儲(chǔ)儲(chǔ)體系結(jié)構(gòu)分為“高速緩存主存外存”三個(gè)層次.如下圖示:3.1.2存儲(chǔ)器的分級(jí)結(jié)構(gòu)中央處理器cache主存外存cacheCPUM1M2M3三級(jí)存儲(chǔ)體系結(jié)構(gòu)示意圖1.高速緩存(Cache):為解決CPU與主存之間的速度匹配,其中存放最近要使用的程序與數(shù)據(jù),作為主存中當(dāng)前活躍信息的副本.2.主存儲(chǔ)器(內(nèi)存):是CPU直接編程訪問(wèn)的存儲(chǔ)器,存放計(jì)算機(jī)運(yùn)行期間的大量程序的數(shù)據(jù).由半導(dǎo)體存儲(chǔ)器組成.3.外存儲(chǔ)器(輔助存儲(chǔ)器):CPU不能直接訪問(wèn),存放暫時(shí)不用的程序和數(shù)據(jù).速度慢、容量大、價(jià)格低.有磁盤存儲(chǔ)器、磁帶存儲(chǔ)器、光盤存儲(chǔ)器等。通用寄存器堆指令和數(shù)據(jù)緩沖棧Cache(靜態(tài)隨機(jī)存儲(chǔ)器SRAM)主存(動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM)聯(lián)機(jī)外部存儲(chǔ)器(磁盤存儲(chǔ)器等)脫機(jī)外部存儲(chǔ)器(磁帶、光盤存儲(chǔ)器等）CPU內(nèi)部第1層第2層第3層第4層第5層第6層存儲(chǔ)容量越來(lái)越大，每位價(jià)格越來(lái)越便宜訪問(wèn)速度越來(lái)越快主機(jī)內(nèi)外部設(shè)備位(bit)存儲(chǔ)單元地址0123……N-1N存儲(chǔ)體

存儲(chǔ)體結(jié)構(gòu)3.1.3內(nèi)存的性能指標(biāo)

1.存儲(chǔ)容量常用單位為:千(Kilo,K)、兆（Mega,M)、吉（Giga,G）、太（Tera,T）

2.存取時(shí)間和存取周期存取時(shí)間(TA):從存儲(chǔ)器接到讀(或?qū)?申請(qǐng)命令到從存儲(chǔ)器讀出(或?qū)懭?信息所需的時(shí)間,也稱為存儲(chǔ)器訪問(wèn)時(shí)間(memoryaccesstime)或讀/寫時(shí)間。存取周期(memorycycletime):連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間，又稱為讀/寫周期，用TM表示.3.存儲(chǔ)器帶寬:單位時(shí)間內(nèi)存儲(chǔ)器所存取的信息量,即CPU一次可以存取的數(shù)據(jù)位數(shù)，單位為位/秒.3.2SRAM存儲(chǔ)器SRAM的優(yōu)點(diǎn)是存取速度快，但容量不如DRAM大。3.2.1基本的靜態(tài)存儲(chǔ)元陣列1、存儲(chǔ)位元所有SRAM的特征是用一個(gè)鎖存器（觸發(fā)器）作為存儲(chǔ)元。只要直流供電電源一直加在這個(gè)記憶電路上，它就無(wú)限期的保持記憶的1狀態(tài)或0狀態(tài)。如果電源斷電，那么存儲(chǔ)的數(shù)據(jù)（1或0）就會(huì)丟失。3.2SRAM存儲(chǔ)器2、三組信號(hào)線地址線（指定存儲(chǔ)器的容量）數(shù)據(jù)線（指定存儲(chǔ)器的字長(zhǎng)）控制線（指定對(duì)存儲(chǔ)器是讀操作還是寫操作，讀寫操作不會(huì)同時(shí)發(fā)生）行線列線

基本的靜態(tài)存儲(chǔ)元陣列.swf3.2.3讀寫周期波形圖1、讀寫周期波形圖精確地反映了SARM工作的時(shí)間關(guān)系。我們把握住地址線、控制線、數(shù)據(jù)線三組信號(hào)線何時(shí)有效，就很容易看懂周期波形圖。2、在讀周期中，地址線先有效，以便進(jìn)行地址譯碼，選中存儲(chǔ)單元。為了讀出數(shù)據(jù)，片選信號(hào)CS和讀出使能信號(hào)OE也必須有效（由高電平變?yōu)榈碗娖剑?，從地址有效開(kāi)始經(jīng)tAQ（讀出）時(shí)間，數(shù)據(jù)總線I/O上出現(xiàn)了有效的讀出數(shù)據(jù)。之后CS、OE信號(hào)恢復(fù)高電平，tRC以后才允許地址總線發(fā)生改變。tRC時(shí)間我們叫讀周期時(shí)間。3、在寫周期中，也是地址線先有效，接著片選信號(hào)CS有效寫命令WE有效（低電平），此時(shí)數(shù)據(jù)總線I/O上必須寫入數(shù)據(jù)，在tWD時(shí)間段將數(shù)據(jù)寫入存儲(chǔ)器，之后撤銷寫命令WE和CS。為了寫入可靠，I/O線的寫入數(shù)據(jù)要有維持時(shí)間thD，CS的維持時(shí)間也比讀周期長(zhǎng)，tWC時(shí)間我們叫寫周期時(shí)間。為了控制方便，一般取tRC=

tWC，通常叫存取周期。SRAM讀寫周期波形圖.swf【例1】圖3.5(a)是SRA的寫入時(shí)序圖。其中R/W是讀/寫命令控制線，當(dāng)R/W線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲(chǔ)器。請(qǐng)指出圖3.5(a)寫入時(shí)序中的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。

錯(cuò)誤的讀寫時(shí)序及改正.swf3.3DRAM

存儲(chǔ)器3.3.1DRAM存儲(chǔ)元的記憶原理動(dòng)態(tài)MOS隨機(jī)讀寫存儲(chǔ)器DRAM的存儲(chǔ)容量極大，通常用作計(jì)算機(jī)的主存儲(chǔ)器。

SRAM存儲(chǔ)器的存儲(chǔ)元是一個(gè)觸發(fā)器，它有兩個(gè)穩(wěn)定的狀態(tài)。而DRAM存儲(chǔ)器的存儲(chǔ)元是由一個(gè)MOS晶體管和電容器組成的記憶電路，如圖3.6所示。其中MOS管作為開(kāi)關(guān)使用，而所存儲(chǔ)的信息1或0則是由電容器上的電荷量來(lái)體現(xiàn)——當(dāng)電容器充滿電荷時(shí)，代表存儲(chǔ)了1，當(dāng)電容器放電沒(méi)有電荷時(shí)，代表存儲(chǔ)了0.

一個(gè)DRAM存儲(chǔ)元的寫、讀、刷新操作.swf

注意：輸入緩沖器和輸出緩沖器總是互鎖的。這是因?yàn)樽x操作和寫操作時(shí)互斥的，不會(huì)同時(shí)發(fā)生。

3.2.2主存儲(chǔ)器的組成主存儲(chǔ)器的基本組成如下圖所示:地址譯碼驅(qū)動(dòng)存儲(chǔ)體陣列I/O電路讀寫控制電路地址線讀寫控制信號(hào)數(shù)據(jù)線主存儲(chǔ)器結(jié)構(gòu)框圖1.存儲(chǔ)體陣列*記憶元件(記憶單元):能存放并保持1位二進(jìn)制數(shù)的元件.*存儲(chǔ)單元:由若干個(gè)記憶元件組成,單元按行、列排列成十分規(guī)整的陣列*存儲(chǔ)體:是存儲(chǔ)單元的集合012n-1012n-1012n-1……………………字選線0字選線1字選線m位線0位線1位線2位線n-1

存儲(chǔ)體陣列注意:從芯片的規(guī)格可知其容量

4K1存儲(chǔ)單元數(shù)字長(zhǎng),即一個(gè)存儲(chǔ)單元的位數(shù)3.2.2主存儲(chǔ)器的組成

2.地址譯碼驅(qū)動(dòng)電路

(1)地址譯碼器:把CPU給定的地址編碼翻譯成能驅(qū)動(dòng)指定存儲(chǔ)單元的控制信息.1&&&&1A0A1字選線W00字選線W01字選線W10字選線W11A0A0A1A1譯碼器(2)地址譯碼系統(tǒng)設(shè)計(jì)

一維編址存儲(chǔ)陣列(單譯碼方式):每一個(gè)存儲(chǔ)單元由一條字選線驅(qū)動(dòng)的存儲(chǔ)體.用于小容量存儲(chǔ)器.

二維編址存儲(chǔ)陣列(雙譯碼方式):分成X向譯碼器和Y向兩個(gè)譯碼器.一個(gè)存儲(chǔ)單元,只有當(dāng)行地址、列地址同時(shí)被選中時(shí)才能被驅(qū)動(dòng).X地址寄存器X地址譯碼驅(qū)動(dòng)1,11,6464,164,64……Y地址譯碼驅(qū)動(dòng)I/OX1X64A0A1A2A3A4A5A6A7A8A9A10A11DDDDY1Y644K*1位存儲(chǔ)器二維地址譯碼示意圖數(shù)據(jù)總線X地址譯碼Y地址譯碼器I/OI/OI/OI/OA0-A5地址線字線……………………X0X63位控門D0位線…Y1字線Y15字線Y0字線A6-A9地址線1K*4位存儲(chǔ)器二維地址譯碼示意圖數(shù)據(jù)總線3.3半導(dǎo)體存儲(chǔ)器芯片

3.3.1靜態(tài)RAM芯片(SRAM)舉例(2114芯片)(1)外部引腳功能:采用18腳封裝,如下圖示:2114(1K*4)181716151413121110123456789VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CS地WE,低電平時(shí)寫入,高電平時(shí)讀出片選CS,為低電平時(shí)選中本芯片

(2)內(nèi)部結(jié)構(gòu)A4A5A6A7A8A9I/O1I/O2I/O3I/O4A0A1A2A3CSWE行選擇64×64存儲(chǔ)矩陣輸入數(shù)據(jù)控制列I/O電路列選擇2114內(nèi)部結(jié)構(gòu)方塊圖P76圖3.5主存儲(chǔ)器與CPU的連接CPUMARMBR主存2k字字長(zhǎng)n位

k位ABn位DBreadwrite操作：（對(duì)CPU而言）

?。喊l(fā)送地址——通過(guò)AB

發(fā)送讀選通信號(hào)——通過(guò)CB（read）取數(shù)據(jù)到CPU——通過(guò)DBCPUMARMBR主存2k字字長(zhǎng)n位k位ABn位DBreadwrite操作：（對(duì)CPU而言）

存：發(fā)送地址——通過(guò)AB

發(fā)送寫選通信號(hào)——通過(guò)CB（write）存數(shù)據(jù)到主存——通過(guò)DB例:下表給出的各存儲(chǔ)器方案中,那些是合理的?那些不合理?對(duì)不合理的可以怎樣修改?存儲(chǔ)器MAR的位數(shù)存儲(chǔ)器的單元數(shù)每個(gè)存儲(chǔ)單元的位數(shù)(存儲(chǔ)器數(shù)據(jù)寄存器)123456101081281024102410241024102481081281610248存儲(chǔ)器的容量擴(kuò)展1.位擴(kuò)展：進(jìn)行位數(shù)的擴(kuò)充（加大字長(zhǎng)）例:使用16K*1的存儲(chǔ)器芯片組成16K*8位的存儲(chǔ)器解:(1)芯片數(shù)與存儲(chǔ)空間分配芯片數(shù)=8/1=8(片)存儲(chǔ)空間分配16K*116K*116K*116K*116K*116K*116K*116K*1(2)地址分配與片選邏輯形成(存儲(chǔ)器容量擴(kuò)展的關(guān)鍵)

寫出各芯片或各組芯片地地址范圍根據(jù)地址分配列出芯片的片選邏輯

地址分配:8片(16K*1)均為如下地址范圍起始地址00000000000000(0000H)末地址11111111111111(3FFFH)片選邏輯:8片存儲(chǔ)器芯片的片選輸入端(CS)直接接地(3)存儲(chǔ)器與CPU的連接

芯片級(jí)存儲(chǔ)器邏輯圖應(yīng)表示出:

所用存儲(chǔ)芯片各芯片的地址線片選邏輯數(shù)據(jù)線讀/寫控制R/W

注意:*地址線、數(shù)據(jù)線的數(shù)量和方向*選片地址通過(guò)譯碼后產(chǎn)生存儲(chǔ)器的片選信號(hào)。當(dāng)各芯片容量相同時(shí)，地址范圍規(guī)整，可選用現(xiàn)成譯碼器；否則，可選用適當(dāng)門電路。例：16K*1位芯片擴(kuò)展為16K*8位的存儲(chǔ)器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSA0A131.位擴(kuò)展：進(jìn)行位數(shù)的擴(kuò)充（加大字長(zhǎng)）連接方式：將多片存儲(chǔ)芯片的地址、片選、讀寫控制端并聯(lián)，數(shù)據(jù)端單獨(dú)引出。WECPUA0A13….….WED0D72.字?jǐn)U展法:進(jìn)行字向擴(kuò)充(位數(shù)不變)

連接方式：將多片存儲(chǔ)芯片的地址線、數(shù)據(jù)線、讀寫控制端并聯(lián)，片選端單獨(dú)引出，由片選信號(hào)來(lái)區(qū)分各個(gè)芯片。例:用16K*8位的芯片組成64K*8位的存儲(chǔ)器.解:(1)芯片數(shù)與存儲(chǔ)空間分配芯片數(shù)=64K/16K=4(片)

存儲(chǔ)空間分配:

16K*8位16K*8位16K*8位16K*8位解:(2)地址分配與片選邏輯地址空間分配表地址片號(hào)片外A15A14片內(nèi)A13A12A11…A1A0

說(shuō)明123400001011000…00111…11000…00111…11000…00111…11000…00111…11

最低地址最高地址

10

110101片選邏輯:選用2:4譯碼器

(3)存儲(chǔ)器與CPU的連接(由16K*8位擴(kuò)充成64K*8位的存儲(chǔ)器)CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13WEA0-A132:4譯碼器A14A15mK→nk，需n/m組芯片，每組一片CPUA15A14A13..A0WED0—D73.字位同時(shí)擴(kuò)展法:一個(gè)存儲(chǔ)器的容量為M*N位,若使用l*k位的芯片(l<M,K<N),需要在字向和位向同時(shí)進(jìn)行擴(kuò)展.此時(shí)共需(M/l)*(N/k)個(gè)存儲(chǔ)器芯片字、位擴(kuò)展，確定芯片數(shù)芯片數(shù)=(要求組成主存容量)/(芯片容量)

組內(nèi)位擴(kuò)展一組的芯片數(shù)=(主存數(shù)據(jù)位數(shù))/(芯片位數(shù))

組間字?jǐn)U展組數(shù)=主存字?jǐn)?shù)/芯片字?jǐn)?shù)

=(總芯片數(shù))/(一組芯片數(shù))例:

現(xiàn)有一CPU如圖所示,要求為其擴(kuò)充2KB主存,存儲(chǔ)器采用2114芯片,主存從000H地址開(kāi)始.試畫出CPU和主存的連線圖(可根據(jù)設(shè)計(jì)需要增加譯碼器、邏輯電路等）。CPUA10…A0WED7…D0A0A1…A92114I/O1I/O2I/O3I/O4CSWE解:(1)芯片數(shù)=2K*8/(1K*4)=4(片)

每組芯片數(shù)=8/4=2(片)

組數(shù)=4(片)/2(片)=2(組)

存儲(chǔ)空間分配1K*41K*41K*41K*4(2)地址分配與片選邏輯第一組起始地址00000000000末地址01111111111第二組起始地址10000000000末地址

11111111111片選邏輯:用地址線的低10位(A0—A9)直接接到芯片地址輸入端,然后用地址的高一位A10作為第一和第二組的片選信號(hào),由此,可得到如下的邏輯式:

第一組:CS1=A10

第二組:CS2=A10CPUA10CSCSCSCSA9--A0A9--A0A9--A0A9--A0A9--A0D3--D0D7–

D4I/O0-I/O3I/O0-I/O3I/O0-I/O3I/O0-I/O3WEWEWEWEWE(3)與CPU的連接1組1組2組2組例:某半導(dǎo)體存儲(chǔ)器總?cè)萘繛?K*8位.其中固化區(qū)2K字節(jié),選用EPROM芯片2716(2K*8位);工作區(qū)2K字節(jié),選用SRAM芯片2114(1K*4位).地址總線A15—A0(低),雙向數(shù)據(jù)總線D7—D0(低).主存地址空間分配如下:0H-07FFH為系統(tǒng)程序區(qū),由ROM組成;0800H-0FFFH為用戶程序區(qū),由RAM組成.解:(1)芯片選取與存儲(chǔ)空間分配原則2K*81K*41K*41K*41K*40000…07FF0800..0BFF0C00..0FFF

(2)地址分配與片選邏輯

2KROM區(qū)起始地址:000000000000

末地址:0111111111112KRAM第一組始地址:100000000000

末地址:1011111111112KRAM第二組始地址:110000000000

末地址:111111111111A11A102K1K1K片選邏輯的設(shè)計(jì):當(dāng)A11=0時(shí)選中EPROM芯片,故其片選邏輯為:CS0=A11當(dāng)A11=1,A10=0時(shí),選中第一組2114芯片,

故其片選邏輯為:CS1=A11A10當(dāng)A11=1,A10=1時(shí),選中第二組2114芯片,

故其片選邏輯為:CS2=A11A1027162114211421142114D7-D4D3-D0R/WABA11CS0A10-A0CS1A9-A0CS2A9-A0A11A10A11A10存儲(chǔ)器邏輯圖注意：A15-A12直接接地練習(xí)題CPU有16條地址線和8條數(shù)據(jù)線.由該CPU組成的計(jì)算機(jī)從0地址開(kāi)始已有40KB內(nèi)存.現(xiàn)要在40K地址空間之后再增加8KB的RAM(地址連續(xù)).如用4K*8的SRAM芯片來(lái)擴(kuò)充.芯片的CS為低電平有效,數(shù)據(jù)線和地址線為高電平有效,所有控制信號(hào)為低電平有效.試設(shè)計(jì)CPU與8KRAM的連接圖,使其滿足上述要求.(根據(jù)題意自己設(shè)計(jì)所需的CPU和RAM的引線,自己選擇所需門電路)練習(xí)2

設(shè)有一個(gè)12位地址線和8位字長(zhǎng)的存儲(chǔ)器,問(wèn):(1)該存儲(chǔ)器存儲(chǔ)多少字節(jié)的信息?(2)若采用2114芯片(1K*4位),需要多少芯片,分多少組?(3)設(shè)某微機(jī)的最大尋址能力為64KB,與上述存儲(chǔ)器連接,且存儲(chǔ)器起始地址為3000H,寫出每組芯片的地址范圍.(4)若選用74LS138譯碼器作為片選譯碼電路,根據(jù)3的要求,試畫出CPU與譯碼器及主存的連線圖(只考慮AB,DB及CS,不考慮其他控制)(5)如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM存放1K數(shù)據(jù),以3800H為起始地址的存儲(chǔ)芯片都有與之相同的數(shù)據(jù),分析故障原因.練習(xí)3現(xiàn)有一CPU如圖所示,要求為其擴(kuò)充2KB主存,存儲(chǔ)器采用2114芯片,主存從6000H地址開(kāi)始.試畫出CPU和主存的連線圖(可根據(jù)設(shè)計(jì)需要增加譯碼器、邏輯電路等）CPUA15…A0M/IOWED7…D0A0A1…A92114I/O1I/O2I/O3I/O4CSWE解:(1)芯片數(shù)與存儲(chǔ)空間分配芯片數(shù)=2K*8/(1K*4)=4(片)

每組芯片數(shù)=8/4=2(片)

組數(shù)=4/2=2(組)

存儲(chǔ)空間分配

1K*41K*41K*41K*46000H63FFH6400H67FFH(2)地址分配與片選邏輯地址分配:

第一組起始地址0110000000000000

末地址0110001111111111

第二組起始地址0110010000000000

末地址0110011111111111

片選邏輯:選用74138譯碼器

A15A11

RAM與CPU的連接

·

74LS138譯碼器1162153144135126117108974LS138ABCG2AG2BG1Y7GNDVccY0Y1Y2Y3Y4Y5Y6

A、B、C：地址輸入G1、G2A、G2B：允許輸入Y0～Y7：譯碼器輸出Vcc：電源GND：地74LS138譯碼器真值表G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y71000000100001010001001000110100100010010101001100100111011(3)與CPU的連接CPUCBAG1G2AG2BA13A14A15A12A11A10Y0Y1CSCSCSCSA9--A0A9--A0A9--A0A9--A0A9--A0D3--D0D7–

D4I/O0-I/O3I/O0-I/O3I/O0-I/O3I/O0-I/O3WEWEWEWEWEM/O741383.3半導(dǎo)體存儲(chǔ)器芯片

3.3.2動(dòng)態(tài)RAM芯片(DRAM)1.單管MOS動(dòng)態(tài)存儲(chǔ)單元電路

定義:當(dāng)電容C上充電到高電平,存入信息為1;當(dāng)電容C放電到低電平,存入信息為0.2.DRAM的種類

(1)FPMDRAM(FastPageModeDRAM)

快速頁(yè)面模式DRAM

(2)

EDODRAM(ExtendedDataOutDRAM)

擴(kuò)展數(shù)據(jù)輸出DRAM(3)SDRAM(SynchronousDRAM)

同步DRAM(4)RDRAM(RAMBusDRAM)

存儲(chǔ)器總線式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器字選線位線TCC’單管MOS動(dòng)態(tài)存儲(chǔ)單元電路116215314413512611710892116VBBDinWERASA0A2A1VDDVSSCASDoutA6A3A4A5VCCA0～A6：地址輸入線RAS：行地址選通信號(hào)線CAS：列地址選通信號(hào)線WE：讀寫控制信號(hào)0-寫1-讀Din：數(shù)據(jù)輸入線Dout：數(shù)據(jù)輸出線容量為16K*1位VSS：地VDD=+12VVCC=+5VVBB=-5V(2)內(nèi)部結(jié)構(gòu)以16為例3.3半導(dǎo)體存儲(chǔ)器芯片

3.3.2動(dòng)態(tài)RAM芯片(DRAM)

3.動(dòng)態(tài)RAM舉例(2116芯片)(1)外部引腳及功能片16K*1位“位片式”芯片R/W控制行地址緩沖器列地址緩沖器行地址譯碼器64×128存儲(chǔ)陣列64×128存儲(chǔ)陣列128個(gè)輸出再生放大器數(shù)據(jù)輸入寄存器數(shù)據(jù)輸出寄存器I/O緩沖器A6A0DoutDinCASRASWE2116通過(guò)7條地址線接收CPU分時(shí)發(fā)送的地址：RAS將先出現(xiàn)的7位地址送至行地址緩沖器（行選：該行128個(gè)存儲(chǔ)單元被選通到再生放大器），CAS將后出現(xiàn)的7位列地址送至列地址緩沖器（列選：選出128個(gè)再生放大器中的一個(gè)）3.3.2動(dòng)態(tài)RAM芯片(DRAM)3.動(dòng)態(tài)RAM舉例(2116芯片)

(2)DRAM的刷新刷新的原因：?jiǎn)喂軇?dòng)態(tài)RAM是破壞性讀出電容器電容泄露刷新方法：采用“讀出”方式單管動(dòng)態(tài)RAM刷新過(guò)程：選行→讀出→重寫

刷新周期:整個(gè)存儲(chǔ)器全部刷新一遍所允許的最大時(shí)間間隔4、半導(dǎo)體動(dòng)態(tài)存儲(chǔ)芯片（DRAM）②動(dòng)態(tài)存儲(chǔ)器的刷新a）集中式刷新（BurstRefresh）0123870387138723873399901讀/寫或保持刷新讀/寫tctctctctctctctctcXYZVW011273872周期（1396us）128周期（64us）刷新周期（2ms）設(shè)讀/寫周期（tc）為0.5us周期序號(hào)地址序號(hào)（隨機(jī)）a)集中刷新方式(BurstRefresh)

優(yōu)點(diǎn):刷新時(shí)間固定,存儲(chǔ)器讀/寫周期時(shí)間不受影響,控制簡(jiǎn)單缺點(diǎn):在集中刷新?tīng)顟B(tài)中不能使用存儲(chǔ)器,因而形成一段死時(shí)間b）分布式刷新（DistributedRefresh）優(yōu)點(diǎn):控制簡(jiǎn)單,主存工作沒(méi)有死時(shí)間缺點(diǎn):主存利用率低,工作速度約降低一倍R/WXR/WYR/WZR/WSR/WTR/WUR/WVREF0REF1REF2REF126REF127REF0REF1twrtrtc刷新周期128個(gè)系統(tǒng)周期（128us）c)異步式刷新優(yōu)點(diǎn):兼有以上兩者的優(yōu)點(diǎn),對(duì)主存的利用率和工作速度影響最小,死時(shí)間較短.

缺點(diǎn):控制上稍復(fù)雜tc0.5us0.5ustc0.5usW/RW/RW/RW/RREFW/RW/RW/RW/RREF15.5usus15.54動(dòng)態(tài)存儲(chǔ)器與靜態(tài)存儲(chǔ)器的比較（1）DRAM的每片存儲(chǔ)容量是SRAM的4倍，價(jià)格大約只有SRAM的1/4，但功率只有SRAM的1/6，速度比SRAM要低；（2）DRAM需要刷新；（3）SRAM一般作容量不大的高速存儲(chǔ)器，DRAM一般用作主存；

(4)共同特點(diǎn)是均為易失性存儲(chǔ)器。3.3.3半導(dǎo)體只讀存儲(chǔ)器芯片

1.掩模型只讀存儲(chǔ)器MROM(MaskedRead-OnlyMemory)2.可編程(一次編程型)只讀存儲(chǔ)器PROM(ProgrammableRead-OnlyMemory)

分為:破壞型和熔絲型

字地址譯碼器A0A1Vcc讀寫讀寫讀寫讀寫D0D1D2D3熔絲型PROM原理圖01101011101001013.3.3半導(dǎo)體只讀存儲(chǔ)器芯片

3.可擦可編程只讀存儲(chǔ)器EPROM(ErasableProgrammableROM)4.電擦除可編程只讀存儲(chǔ)器EEPROM(ElectricallyErasableEPROM)

字擦除方式和數(shù)據(jù)塊擦除方式

5.閃速存儲(chǔ)器(FlashMemory)

特點(diǎn):非易失性;廉價(jià)的高密度;可直接執(zhí)行;固態(tài)性能3.4主存儲(chǔ)器組織在介紹了三類常用的半導(dǎo)體存儲(chǔ)器芯片(SRAM,DRAM和ROM)之后,討論如何用存儲(chǔ)芯片組成一個(gè)實(shí)際的存儲(chǔ)器.

當(dāng)容量較小時(shí),如幾十KB以內(nèi),多選用SRAM;當(dāng)容量較大時(shí),如1MB以上時(shí),多選用DRAM;如果主存中有固化區(qū),就需要ROM芯片.此外,還需考慮構(gòu)成的主存如何與CPU相連接.

例:CPU的AB為16根(A15-A0,A0為低位),雙向數(shù)據(jù)總線8根(D7-D0),控制總線中與主存有關(guān)的信號(hào)有MREQ(允許訪存,低電平有效),R/W(高電平為讀命令,低電平為寫命令).

主存地址空間分配如下:0-8191為系統(tǒng)程序區(qū),由只讀存儲(chǔ)器芯片組成;8192-32767為用戶程序區(qū);最后(最大地址)2K空間為系統(tǒng)程序工作區(qū).上述地址為十進(jìn)制,按字節(jié)編址.現(xiàn)有如下存儲(chǔ)器芯片:EPROM:8K*8位(控制端僅有CS)SRAM:16K*1位、2K*8位、4K*8位、8K*8位從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出片選邏輯（可選用門電路及3：8譯碼器74LS138）與CPU的連接，說(shuō)明選哪些存儲(chǔ)芯片，選多少片。解：主存地址空間分布如下圖所示：8K（EPROM）24K（SRAM）30K（空）2K（SRAM