電工電子8-數(shù)字電子技術

電工電子技術清華大學出版社第8章數(shù)字電子技術項目一門電路和組合邏輯電路的認識和應用項目二觸發(fā)器和時序邏輯電路的認識和應用項目一門電路和組合邏輯電路的認識和應用任務一學習基本門電路任務二學習數(shù)制和邏輯代數(shù)運算任務三學習組合邏輯電路任務四學習組合邏輯電路設計動手做用譯碼器驅動數(shù)碼顯示器

圖8-2所示電路是一個應用非門構成的簡易火警報警器。當溫度較低時，R′電阻值非常大，即R′?R，UA≈5V，G的輸入端為高電位，輸出端為低電勢，L兩端沒有電壓，蜂鳴器不報警；當火警發(fā)生時，溫度升高導致R′阻值變小，UA≈0V，G輸出端為高電位，L兩端得一個能發(fā)聲的工作電壓，蜂鳴器發(fā)出聲音報警。“非”門G在這里有什么作用，它有什么特性呢？圖8-2簡易火警報警器電路可變電阻熱敏電阻“非”門蜂鳴器任務一學習基本門電路門電路——具有一定邏輯關系的開關電路。當輸入信號滿足某種條件時，才有信號輸出，否則無。邏輯關系——如果把輸入信號看作條件，把輸出信號看作結果，那么當條件具備時，結果就會發(fā)生。也就是說在門電路的輸入信號與輸出信號之間存在著一定的因果關系?；具壿嬯P系有3種——“與”邏輯、“或”邏輯和“非”邏輯。實現(xiàn)這些邏輯關系的電路——“與”門、“或”門和“非”門。由這3種基本門電路還可以組成其他多種復合門電路。門電路是數(shù)字電路的基本邏輯單元?？梢杂枚O管、三極管等分立元件組成，目前廣泛使用的是集成門電路。當決定某事件的全部條件同時具備時，事件才會發(fā)生實現(xiàn)“與”邏輯關系的電路稱為“與”門。由二極管構成的雙輸入“與”門電路及其邏輯符號如圖8-3所示。

(a)電路(b)邏輯符號圖8-3二極管構成的雙輸入“與”門電路及其邏輯符號1.“與”邏輯及“與”門電路

①UA=UB=0V，UY=0V。②UA=0V、UB=3V，UY=0V③UA=3V、UB=0V，UY=0V④UA=UB=3V，UY=3VY與A、B之間的關系：只有當A、B都是1時，Y才為1，否則Y為0，滿足“與”邏輯關系，邏輯表達式Y=A?B“與”運算規(guī)則0·0=00·1=01·0=01·1=1“與”、邏輯“乘”常用的“與”門集成電路74LS08的外引腳

圖8-4四個雙輸入“與”門74LS08在決定某事件的條件中，只要任一條件具備，事件就會發(fā)生，這種因果關系叫做“或”邏輯。實現(xiàn)“或”邏輯關系的電路稱為“或”門。①UA=UB=0V，UY=0V。②UA=0V、UB=3V，UY=UB=3V③UA=3V、UB=0V，UY=3V④UA=UB=3V，UY=3V(a)電路(b)邏輯符號圖8-5二極管構成的“或”門電路及其邏輯符號2．“或”邏輯及“或”門電路

Y與A、B之間的關系：A、B中只要有一個或一個以上為1時，Y就為1；只有當A、B全為0時，Y才為0，滿足“或”邏輯關系邏輯表達式Y=A+B“或”運算的規(guī)則0+0=00+1=11+0=11+1=1表8-3“或”門的邏輯真值表輸入輸出ABY000011101111“或”

、邏輯“加”常用的“或”門集成電路74LS32，外引腳如圖8-6所示。

圖8-6四個雙輸入“或”門74LS32“非”邏輯——條件只有一個，當條件出現(xiàn)時事件不發(fā)生，而條件不出現(xiàn)時事件發(fā)生。實現(xiàn)“非”邏輯關系的電路稱為“非”門，也稱反相器。（a）電路圖(b)邏輯符號圖8-7雙極型三極管非門的原理電路及其邏輯符號3.“非”邏輯及“非”門電路

設輸入信號高電平為3V，低電平為0VUA=0V時，三極管截止，輸出電壓UY=UCC=3V；UA=3V時，三極管飽和導通，輸出電壓UY=UCES=0V。Y與A之間的關系：A=0時，Y=1；A=1時Y=0，滿足“非”邏輯關系。邏輯表達式為Y=輸入輸出AY0110表8-4“非”門的邏輯真值表

常用的“非”門集成電路74LS04，外引腳如圖8-8所示。圖8-8六反相器74LS044.復合門電路將“與”門、“或”門和“非”門3種基本門電路組合起來，可以構成多種復合門電路。（1）“與非”門（2）“或非”門（3）“異或”門（4）“同或”門

（1）“與非”門“與非”門的邏輯符號——“與”門和“非”門連接起來構成。

圖8-9“與非”門及其邏輯符號

“與非”門邏輯表達式表示

“與非”門邏輯功能是：輸入有0時輸出為1，輸入全1時輸出為0。常用“與非”門集成電路74LS00，外引腳如圖8-10所示。圖8-10四個二輸入“與非”門74LS00“或非”門的邏輯符號——“或”門和“非”門連接起來構成圖8-11“或非”門的邏輯符號“或非”門的邏輯表達式表示:

（2）“或非”門

“或非”門邏輯功能是：輸入有1時輸出為0，輸入全0時輸出為1。

“異或”門是指輸入的二個變量不相同時輸出為“1”，相同時輸出為“0”的邏輯關系。它的邏輯表達式為:

圖8-12“異或”門的邏輯符號

（3）“異或”門輸入二個變量相同時輸出為“1”，不同時輸出為“0”的邏輯關系邏輯表達式為:

圖8-13“同或”門的邏輯符號

（4）“同或”門任務二學習數(shù)制和邏輯代數(shù)運算1.數(shù)制和數(shù)碼2.

邏輯代數(shù)運算1.數(shù)制和數(shù)碼

(1)數(shù)制及其轉換在數(shù)字電路中，除了十進制數(shù)以外，還使用二進制、十六進制數(shù)。二進制數(shù)只有“1”、“0”對應著數(shù)字電路中的開、關或高、低電平；十六進制數(shù)表示的數(shù)值大，與二進制數(shù)的轉換方便。組合邏輯電路——將門電路按照一定規(guī)律連接起來，可以組成簡單或復雜的具有各種邏輯功能的。邏輯代數(shù)（布爾代數(shù)或開關代數(shù)）的三種基本運算：“與”（邏輯“乘”）、“或”（邏輯“加”）和“非”（邏輯“非”）。根據(jù)邏輯變量的取值只有“0”和“1”，以及邏輯變量的“與”、“或”、“非”運算法則，可推導出邏輯運算的基本公式和基本定理。2.

邏輯代數(shù)運算（1）基本運算與運算：A·0=0A·1=A

A·A=A

A·=0或運算：A＋0=A

A＋1=1A＋A=A

A＋=1非運算：=A

（2）基本定理交換律：AB=BA，A＋B=B＋A

結合律：（AB）C=A（BC），（A＋B）＋C=A＋（B＋C）分配律：A（B＋C）=AB＋AC，A＋BC=（A＋B）（A＋C）吸收律：AB＋A=A，（A＋B）（A＋）=A

A＋AB=A，A（A＋B）=A

A（＋B）=AB，A＋B=A＋B反演律（摩根定律）:基本運算及定理3.邏輯表達式的化簡根據(jù)邏輯表達式，可以畫出相應的邏輯圖。用化簡后的邏輯表達式構成邏輯電路，使所需門電路的數(shù)目最少、且每個門電路的輸入端數(shù)目最少。邏輯函數(shù)的化簡一般有公式法和卡諾圖法兩種方法。公式法化簡是利用邏輯函數(shù)的基本公式、定律、常用公式來化簡函數(shù)，消去函數(shù)中的乘積項和每個乘積項中的多余因子，使之成為最簡“與或”式。(1)吸收法(2)并項法(3)消去冗余項法

(1)吸收法〖例8.1〗化簡表達式Y＝AB＋ABCD利用公式A+AB=A消去多余的乘積項AB。(2)并項法〖例8.2〗化簡表達式3.邏輯表達式的化簡任務三學習組合邏輯電路

由于由門電路組合而成的電路稱為組合電路，它有各種編碼器、譯碼器、加法器等電路。

1.

編碼器用數(shù)字或文字、符號來表示某一對象或信號的過程稱為編碼。打電話要電話號碼，寄信要郵政編碼，計算機中的各種字符也要用數(shù)字編碼。能實現(xiàn)編碼功能的電路稱為編碼器。2.譯碼器譯碼是將每一組輸入的二進制代碼“翻譯”成為一個特定的輸出信號或十進制數(shù)碼，是編碼的逆過程，實現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。

1.

編碼器

在數(shù)字電路中，一般采用二進制編碼。一位二進制代碼有“0”和“1”兩種狀態(tài)，可以表示兩個信號；兩位二進制代碼有00、01、10、11四種狀態(tài)，可以表示四個信號。n位二進制代碼有2n個狀態(tài)，可以表示2n個信息。常用的編碼有BCD碼（用4位二進制數(shù)表示一位十進制數(shù)）、ASCⅡ碼（用7位二進制數(shù)表示數(shù)字、大小寫字母和運算符號）等。常用的編碼器有二進制編碼器、二一十進制編碼器、優(yōu)先編碼器等。3位二進位二進制（8線-3線）優(yōu)先級編碼器集成8線-3線編碼器74LSl48是一種優(yōu)先級編碼器

8個不同的輸入信號，為低電平有效。根據(jù)2n＝8，n＝3，其輸出信號為3位二進制代碼，為反碼。圖8-1474LS148優(yōu)先編碼器表8-1174LS148功能表

從表8-11中可以看出，該功能模塊的功能和使用特點如下。圖8-1516線-4線優(yōu)先編碼用74LS148編碼器監(jiān)控爐罐的溫度，若其中任何一個爐溫超過標準溫度或低于標準溫度，則檢測傳感器輸出一個“0”電平到74LS148編碼器的輸入端，編碼器編碼后輸出3位二進制代碼到微處理器進行控制。2.

譯碼器若譯碼器輸入的是n位二進制代碼，則其輸出端子數(shù)N≤2n。分類：1）N=2n稱為完全譯碼，N<2n稱為部分譯碼。2）譯碼器分為變量譯碼器和顯示譯碼器。3）變量譯碼器有二進制譯碼器和非二進制譯碼4）顯示譯碼器按顯示材料分為熒光、發(fā)光二極管譯碼器、液晶顯示譯碼器；按顯示內(nèi)容分為文字、數(shù)字、符號譯碼器。（1）二進制譯碼器（2）顯示譯碼器

（1）二進制譯碼器圖8-1674LS138譯碼器二進制譯碼器是變量譯碼器，種類很多。

由功能表8-12可知，它能譯出三個輸入變量的全部狀態(tài)。該譯碼器設置了SA、SB、SC三個使能輸入端。輸入輸出SA×1×××111111110××××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111表8-1274LS138譯碼器功能表

當SA為1且SB和SC均為0時,譯碼器處于工作狀態(tài)，否則譯碼器不工作。（2）顯示譯碼器顯示器件和顯示譯碼器——數(shù)字儀表等數(shù)字系統(tǒng)中，把測試的數(shù)據(jù)或運算的結果用人們易于認識的十進制數(shù)來顯示。圖8-17七段數(shù)碼顯示器顯示器——發(fā)光二極管顯示器LED（數(shù)碼管）和液晶顯示屏LCD。

數(shù)碼管是由多個發(fā)光二極管封裝而成的，將十進制數(shù)分成7段，選擇不同的段發(fā)光，就可以顯示不同的字型。如當a、b、c、d、e、f、g7段全發(fā)光時，數(shù)碼管顯示“8”；而b、c兩段發(fā)光時，數(shù)碼管顯示“1”。數(shù)碼管中7個發(fā)光二極管有共陰極和共陽極兩種接法使用哪種數(shù)碼管一定要與使用的七段譯碼驅動器相配合。

（a）共陰極數(shù)碼管（b）共陽極數(shù)碼管圖8-18七段數(shù)碼顯示器

當某一段接高電平時，該段發(fā)光當某一段接低電平時，該段發(fā)光顯示譯碼器——可把二—十進制代碼轉換成十進制數(shù)。常用的有74LS47、74LS48、74LS249等顯示譯碼器74LS48有三個輔助控制端、、。圖8-1974LS48的管腳排列圖①試燈輸入，低電平有效。當＝0，＝1時，若七段均完好，顯示字形是“8”，該輸入端常用于檢查顯示器的好壞。

③滅零輸入/動態(tài)滅零輸出端，低電平有效。有輸入輸出兩種使用方法。a)作為輸入時，若＝0，則數(shù)碼管全滅，與輸入無關。b)作為輸出時，受控于和。若＝1，＝0時，則=0；其他情況為1用于多位數(shù)碼管級聯(lián)的場合。

②滅零輸入端，低電平有效。當＝1，＝0時，如果輸入全為0，此時輸出不顯示，即滅零；當輸入不全為0時，數(shù)碼管正常顯示。消隱不必要的0。任務四學習組合邏輯電路設計

組合邏輯電路設計的任務——根據(jù)實際的邏輯問題設計出能實現(xiàn)該邏輯要求的電路。

其一般方法：設定事物不同狀態(tài)的邏輯值→根據(jù)邏輯要求列出真值表→由真值表寫出邏輯表達式→化簡或變換邏輯表達式→根據(jù)邏輯表達式畫出邏輯電路圖。

〖例8.5〗某系統(tǒng)中有A、B、C三盞指示燈。當A與B全亮、或B與C全亮時，應發(fā)出報警。請設計一報警電路，并用“與非”門組成邏輯電路。解在解決一個實際的邏輯問題時，首先必須設定各種事物不同狀態(tài)的邏輯值，以便于填寫真值表。

設燈亮為“1”、燈滅為“0”；報警為“1”、不報警為“0”。由真值表可知，有三種情況（Y=1的情況）需要報警，并化簡用“與非”門組成邏輯電路

〖例8.6〗設計一個能實現(xiàn)兩個1位二進制數(shù)加法運算的邏輯電路解(1)半加器——實現(xiàn)半加運算的邏輯電路（不考慮低位進位則稱為半加運算）例如兩個二進制數(shù)的最低位相加。S=AB+AB由真值表可知，當兩個加數(shù)不相同時，本位和為“1”，否則本位和為“0”?？梢姳疚缓偷倪\算是將兩個加數(shù)進行邏輯“異或”。用S表示本位和可用一個異或門電路實現(xiàn)本位求和當兩個加數(shù)均為“1”時本位進位為“1”，否則為“0”可見本位進位是將兩個加數(shù)進行邏輯與。用C表示本位進位，C=AB

可用一個“與”門電路來實現(xiàn)本位進位的運算。綜上述，完成半加運算的半加器可以由一個“異或”門和一個“與”門電路組成。

(2)全加器——考慮低位進位的邏輯運算電路（兩個二進制數(shù)相加，除了最低位之外，其他各位也相加的運算）加數(shù)Ai被加數(shù)Bi低位進位Ci-1本位和Si本位進位因此實現(xiàn)全加運算需要兩個半加器和一個“或”門電路。求本位和Si需經(jīng)過兩次半加運算。第一次是兩個加數(shù)進行半加，第二次是兩個加數(shù)半加的和再與低位進位進行半加而不論哪一次半加有進位時，都會形成本位進位。

（a）全加器邏輯電路圖（b）全加器邏輯符號圖8-22全加器的邏輯電路圖及邏輯符號加法器——多個全加器可以實現(xiàn)兩個多位的二進制數(shù)的加法運算圖8-234個全加器組成的加法器S0、S1、S2、S3是各位的本位和，C3是最高位的進位。由于最低位沒有低位進位，所以將最低位進位處接地。

全加器可以作成集成芯片。將多個全加器集成在一個芯片上可以作成集成加法器，例如，一個芯片中可以封裝2個、4個或更多的全加器以組成二位或四位加法器等?？梢詫崿F(xiàn)2個4位二進制數(shù)A3

A2

A1

A0與B3

B2

B1

B0相加的運算。動手做用譯碼器驅動數(shù)碼顯示器***預習要求（1）復習組合邏輯電路的相關知識，重點是譯碼器的使用特點；（2）通過查閱說明書或有關資料，了解譯碼器74LS248的管腳排列以及七段數(shù)碼顯示器的管腳排列，掌握其各管腳的作用。

一、實驗目的（1）掌握譯碼器的工作原理；（2）熟悉常用譯碼器的邏輯功能和典型應用。二、實驗儀器與器件（1）數(shù)字電路實驗臺一臺（2）數(shù)字萬用表一個（3）譯碼器74LS248、七段數(shù)碼顯示器、撥動開關一套

三、實驗原理（1）譯碼器是一種常用的組合邏輯電路，其功能就是將每個輸入的代碼“翻譯”成原對應信號的電路。（2）驅動／顯示譯碼器是用來譯碼并帶有驅動輸出的譯碼器，如74LS248等。（3）七段數(shù)碼顯示器是常見的數(shù)碼顯示器件，常與譯碼器配套使用。四、實驗內(nèi)容及要求（1）根據(jù)邏輯電路，找到相應的邏輯器件。（2）把輸入端接邏輯開關，輸出端接發(fā)光二極管，連接好有關器件的連線，接通電源。（3）測試七段譯碼／驅動器74LS248的邏輯功能。圖8-2474LS248邏輯功能測試圖五、實驗報告要求（1）整理實驗實訓線路圖和操作步驟；（2）整理實驗實訓數(shù)據(jù)，并繪成數(shù)據(jù)表格；（3）比較用門電路和應用專用集成電路搭成組合電路各有什么優(yōu)缺點。項目二觸發(fā)器和時序邏輯電路認識及應用

項目引入組合邏輯電路——不具有記憶功能，輸出變量的狀態(tài)完全由當時的輸入變量的組合狀態(tài)來決定，而與電路原來的狀態(tài)無關。時序邏輯電路——具有記憶功能的電路數(shù)字電路——包括組合電路和時序電路兩大類。門電路是組合邏輯電路的基本單元；觸發(fā)器是構成寄存器、計數(shù)器、脈沖發(fā)生器、存儲器等時序邏輯電路的基本單元。

項目二觸發(fā)器和時序邏輯電路認識及應用

去抖動開關圖8-25機械開關的抖動現(xiàn)象圖8-26去抖動電路當開關接通A點時，基本RS觸發(fā)器輸出為“1”。開關的抖動會造成觸點與A點多次接通和斷開，但抖動時開關觸點運動距離很小，不會接通B點因此RS觸發(fā)器會保持在“1”態(tài)不變，觸發(fā)器的輸出Q端消除了抖動現(xiàn)象。任務目標

（1）掌握基本觸發(fā)器、鐘控RS觸發(fā)器、D觸發(fā)器、T觸發(fā)器、JK觸發(fā)器的工作原理和邏輯功能；（2）掌握觸發(fā)器構成的計數(shù)器和寄存器的分析方法，熟悉一般時序邏輯電路的分析方法；（3）了解555定時器的內(nèi)部結構圖及工作原理，認識和掌握由555定時器組成的單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器。任務一學習常用觸發(fā)器任務二學習寄存器和鎖存器任務三學習計數(shù)器任務四學習集成555定時器任務一學習常用觸發(fā)器觸發(fā)器——能夠記憶1位二進制信息的基本邏輯單元電路分類——雙穩(wěn)態(tài)型、單穩(wěn)態(tài)型和無穩(wěn)態(tài)型（也稱多諧振蕩器）雙穩(wěn)態(tài)觸發(fā)器——雙穩(wěn)態(tài)記憶器件，有兩個互補輸出端Q和當Q＝0時，＝1，稱為“0”狀態(tài)；當Q＝1時，＝0，稱為“1”狀態(tài)輸入信號不變時，觸發(fā)器輸出處于穩(wěn)定狀態(tài)，且能長期保持（記憶）輸入信號變化時，觸發(fā)器輸出才可能發(fā)生改變，形成新的穩(wěn)定狀態(tài)。雙穩(wěn)態(tài)觸發(fā)器的分類：1）電路結構形式——基本RS型、鐘控型、主從型、維持阻塞型、CMOS邊沿觸發(fā)型等；2）按邏輯功能——基本RS型、RS型、D型、JK型、T型和T′型等；3）按存儲信號原理——可分為靜態(tài)型和動態(tài)型。目前使用的觸發(fā)器主要是集成觸發(fā)器。（1）具有兩個能自行保持的互補穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)“0”和“1”。（2）根據(jù)不同的輸入信號，可以使輸出變成新的“1”或“0”穩(wěn)定狀態(tài)。#現(xiàn)態(tài)——觸發(fā)器在接收信號之前的狀態(tài)；#次態(tài)——觸發(fā)器在接收信號之后所建立的新的穩(wěn)定狀態(tài)觸發(fā)器的次態(tài)——是由輸入信號的取值和觸發(fā)器的現(xiàn)態(tài)共同決定的。#觸發(fā)器狀態(tài)方程（特征方程/次態(tài)方程）——描述時序電路的最基本表達式**應著重了解各種觸發(fā)器的基本工作原理及其邏輯功能，以便正確的使用，對其內(nèi)部結構和電路不必深究。1．基本RS觸發(fā)器2．鐘控RS觸發(fā)器（同步RS觸發(fā)器）3．JK觸發(fā)器4．鐘控T觸發(fā)器和T′觸發(fā)器5．鐘控D觸發(fā)器（同步D觸發(fā)器）X表示輸入信號的集合雙穩(wěn)態(tài)觸發(fā)器的基本特點1．基本RS觸發(fā)器

（1）電路組成及邏輯符號由兩個“與非”門G1、G2交叉反饋

(a)電路圖（b）邏輯符號圖8-25基本RS觸發(fā)器電路及邏輯符號（2）邏輯功能分析表8-17基本RS觸發(fā)器的真值表基本RS觸發(fā)器的狀態(tài)方程基本RS觸發(fā)器的輸出對輸入也有一定的門延遲時間。圖8-26基本RS觸發(fā)器時序波形圖

≠00為基本RS觸發(fā)器的約束條件門延遲時間

當變?yōu)榈碗娖綍r，先引起Q的變化(延遲1tpd)，再經(jīng)過1tpd后才引起的變化。為保證輸出的穩(wěn)定變化，基本RS觸發(fā)器輸入信號的持續(xù)時間應大于2tpd。2．鐘控RS觸發(fā)器（同步RS觸發(fā)器）

時鐘控制觸發(fā)器——觸發(fā)器按照一定的時間節(jié)拍來動作輸入信號的作用受時鐘脈沖的控制；由輸入信號決定觸發(fā)器的翻轉狀態(tài)。

（1）電路組成及邏輯符號當CP為0時，控制門被封鎖；當CP為1時，控制門被打開。

(a)電路圖(b)邏輯符號圖8-27鐘控RS觸發(fā)器電路及邏輯符號當CP＝0時，無論R、S端信號如何變化，觸發(fā)器保持原態(tài)。當CP＝1時，觸發(fā)器接收輸入信號R、S，并按R、S電平變化決定觸發(fā)器的輸出。表8-18鐘控RS觸發(fā)器的真值表（2）邏輯功能分析多用于建立電路的初始狀態(tài)，正常工作時，都為高電平。直接置位端（置1）直接復位端（置0）CP為時鐘控制脈沖輸入端。往往用一種正脈沖來控制觸發(fā)器的翻轉時刻。

置位輸入端（置1）復位輸入端（置0）

R、S同時為“1”時，不允許

注意：鐘控RS觸發(fā)器結構簡單，但其缺點（1）會出現(xiàn)不確定狀態(tài)；（2）觸發(fā)器在CP持續(xù)期間，當R、S的輸入狀態(tài)變化時，會造成觸發(fā)器翻轉，造成誤動作，導致觸發(fā)器的最后狀態(tài)無法確定。因此CP的脈寬不能太大，常采用邊沿觸發(fā)，即用上升沿或下降沿的瞬間使觸發(fā)器工作。觸發(fā)器邏輯符號中CP端加“＞”（或“∧”）表示邊沿觸發(fā)，不加“＞”表示電平觸發(fā)；CP端加“＞”且?guī)в行A圈“○”表示下降沿觸發(fā)；不加小圓圈“○”表示上升沿觸發(fā)。圖8-28鐘控RS觸發(fā)器的時序波形圖3．JK觸發(fā)器（1）電路組成及邏輯符號主觸發(fā)器：與輸入相連從觸發(fā)器：與輸出相連

(a)電路圖(b)邏輯符號圖8-29JK主從觸發(fā)器的電路圖

（2）邏輯功能分析——分兩步完成①CP＝1時，主觸發(fā)器接收輸入J、K的一次變化信號，而從觸發(fā)器狀態(tài)不變。②在時鐘CP的下降沿，將主觸發(fā)器的狀態(tài)送給從觸發(fā)器，使得并在CP＝0期間保持不變。此時，主觸發(fā)器不接收數(shù)據(jù)。

JK觸發(fā)器可保證在整個時鐘周期內(nèi)，主從JK觸發(fā)器只能在CP由1→0這一瞬間發(fā)生一次狀態(tài)變化。

JK觸發(fā)器的狀態(tài)方程表8-19主從JK觸發(fā)器的真值表主從JK觸發(fā)器在一個時鐘周期中只翻轉一次，對時鐘的寬度也沒有苛刻的要求，并且可以方便地轉換成其他功能的觸發(fā)器4．鐘控T觸發(fā)器和T′觸發(fā)器T觸發(fā)器——如果將JK觸發(fā)器的J、K端短接并做為T端，則T＝J＝K，可得狀態(tài)方程當T＝0時，觸發(fā)脈沖CP作用后，觸發(fā)器的輸出狀態(tài)不變；當T＝1時，有，即每來一個觸發(fā)脈沖CP，觸發(fā)器的輸出Q就翻轉一次。T′觸發(fā)器——T＝1時的T觸發(fā)器，有計數(shù)功能

5．鐘控D觸發(fā)器（同步D觸發(fā)器）

（1）電路組成及邏輯符號鐘控（同步）D觸發(fā)器——把同步RS觸發(fā)器的R、S輸入端用反向器連接起來。使R=、S=D，避免了RS觸發(fā)器輸出的不確定狀態(tài)。

(a)電路圖(b)邏輯符號圖8-32鐘控D觸發(fā)器及邏輯符號

（2）邏輯功能分析當CP=0，觸發(fā)器處于保持狀態(tài)；當CP=1時，觸發(fā)器的次態(tài)由D決定。輸出邏輯表達式5．鐘控D觸發(fā)器（同步D觸發(fā)器）

任務二學習寄存器和鎖存器寄存器——用來存入二進制數(shù)碼或信息的電路組成：①具有記憶功能的觸發(fā)器②由門電路組成的控制電路分類：按照功能的不同，可分為數(shù)碼寄存器和移位寄存器兩類。①數(shù)碼寄存器只能并行送入數(shù)據(jù)，需要時也只能并行輸出；②移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入并行輸出，也可以串行輸入串行輸出，還可以并行輸入串行輸出，以及串行輸入并行輸出。

工作原理：利用觸發(fā)器置“0”、置“1”和不變的功能，把“0”和“1”數(shù)碼存入觸發(fā)器中，以Q端的狀態(tài)代表存入的數(shù)碼。例如存入“1”，則Q=1；存入“0”，則Q=0。每個觸發(fā)器能存放1位二進制碼，存放N位數(shù)碼，就應具有N個觸發(fā)器。控制電路的作用是保證寄存器能正常存放