ch3-a-基本邏輯門回顧分析

教學(xué)根本要求：1、了解半導(dǎo)體器件的開關(guān)特性。2、嫻熟把握根本規(guī)律門〔與、或、與非、或非、異或門〕、三態(tài)門、OD門〔OC門〕和傳輸門的規(guī)律功能。3、學(xué)會(huì)門電路規(guī)律功能分析方法。4、把握規(guī)律門的主要參數(shù)及在應(yīng)用中的接口問題。3.規(guī)律門電路1、規(guī)律門:實(shí)現(xiàn)根本規(guī)律運(yùn)算和復(fù)合規(guī)律運(yùn)算的單元電路。2、規(guī)律門電路的分類二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門

數(shù)字集成電路簡介各種系列規(guī)律電路的進(jìn)展?fàn)顩r

數(shù)字集成電路簡介TTL系列門MOS門平均延遲時(shí)間：75ns平均延遲時(shí)間：3~10ns構(gòu)造簡潔、集成度低功耗低〔0.01mw〕功耗高〔2~20mw〕開關(guān)速度較快構(gòu)造和制造工藝簡潔簡潔實(shí)現(xiàn)高密度制作開關(guān)速度稍低在大規(guī)模的集成電路中，主要承受的是CMOS電路。1、高、低電平產(chǎn)生的原理當(dāng)S閉合，

O=當(dāng)S斷開，

O=0V+5V(低電平)(高電平)抱負(fù)開關(guān)的兩個(gè)工作狀態(tài)：接通狀態(tài)：要求阻抗越小越好，相當(dāng)于短路。斷開狀態(tài)：要求阻抗越大越好，相當(dāng)于開路。

MOS開關(guān)及其等效電路2.產(chǎn)生的高、低電平半導(dǎo)體器件工作在截止區(qū):輸出高電平工作在飽和區(qū):輸出低電平3V4V5VvGS=6ViD/mA42643210vGS/ViD/mA43210246810vDS/V可變電阻區(qū)飽和區(qū)VTN開啟電壓VT=2V輸出特性轉(zhuǎn)移特性vDS=6V截止區(qū)N溝道增加型MOS管:VGS>0〔2〕轉(zhuǎn)移特性

當(dāng)VGS>VTN

時(shí)，管子導(dǎo)通，

當(dāng)VGS<VTN

時(shí)，管子截止，+VDD+10VRD20k

BGDSvIvO+VDD+10VRD20k

GDSvIvO開啟電壓vTN=2V3〕NMOS開關(guān)及其等效電路+VDD+10VRD20k

BGDSvIvO開啟電壓vTN=2ViD+VDD+10VRD20k

GDSvIvORONRD3〕NMOS開關(guān)及其等效電路

GDBiD+-

GS+-

DSiD/mAiD/mA-2-40-1-2-3-40-10-8-6-4-2-3V-4V-5V

GS=-6V-1-2-3-4-6

GS/VuDS/V可變恒流區(qū)

漏極特性

轉(zhuǎn)移特性截止區(qū)

TPuDS=-6V開啟電壓

TP=-2V〔1〕特性曲線S2〕P溝道增加型MOS場效應(yīng)管P

溝道增強(qiáng)型

MOS管:VGS<0VGS>VTPMOS管導(dǎo)通VGS<VTPMOS管截止

CMOS

反相器1、工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止導(dǎo)通10V10V10V0V導(dǎo)通截止0VVTN=2VVTP=-2V規(guī)律圖邏輯表達(dá)式電路規(guī)律功能分析:1、列出電路狀態(tài)表；〔依據(jù)輸入確定半導(dǎo)體器件開關(guān)狀態(tài)及輸出電平〕2、列出真值表；3、確定規(guī)律功能。vi(A)0vO(L)1邏輯真值表10(2)CMOS反相器的工作速度較高

在由于電路具有互補(bǔ)對稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：10ns。

帶電容負(fù)載輸出從低電平跳變?yōu)楦唠娖捷敵鰪母唠娖教優(yōu)榈碗娖?/p>

CMOS

反相器3.2.3其他CMOS門電路A

BTN1TP1

TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門1、CMOS與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&00100111Y=(a)電路構(gòu)造(b)工作原理VTN=2VVTP=-2V0V10V或非門2、CMOS或非門+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB≥1001001110V10VVTN=2VVTP=-2V3.2.3其他CMOS門電路0~0V1~10V3.CMOS與門AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS3.2.3其他CMOS門電路4.CMOS或門Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB≥1ABY≥1+VDDVSSTP1TN1TN2TP2ABY3.2.3其他CMOS門電路

VDD

B

A

L=A?

B

X

由或非門和與或非門組成5、異或門電路

3.2.3其他CMOS門電路CMOS門電路分析3.2.3其他CMOS門電路數(shù)據(jù)采集電路3.2.4CMOS傳輸門(雙向模擬開關(guān))

1.CMOS傳輸門電路的提出ADCCH1CH2CHN方案2計(jì)算機(jī)ADCCH1CH2CHN方案1ADCADC計(jì)算機(jī)1.CMOS傳輸門電路電路υI/υO(shè)υo/υIC等效電路3.2.4CMOS傳輸門(雙向模擬開關(guān))

(TG門—TransmissionGate)CIO/

OI/

TG2.工作原理：TN、TP均導(dǎo)通，TN、TP均截止，導(dǎo)通電阻小(幾百歐姆)關(guān)斷電阻大(

≥109

)2、CMOS傳輸門電路的工作原理

設(shè)TP:|VTP|=2V，TN:VTN=2

I的變化范圍為－5V到+5V。

5V+5V

5V到+5V

GSN<VTN,TN截止

GSP=5V

(-5V到+5V)=(10到0)V開關(guān)斷開，不能轉(zhuǎn)送信號(hào)

GSN=-5V

(－5V到+5V)=(0到-10)V

GSP>0,TP截止1）當(dāng)c=0，c=1時(shí)c=0=-5V，c

=1=+5V

I/0

O/I3.2.4CMOS傳輸門(雙向模擬開關(guān))

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V

5V－5V~+3V

GSP=

5V

(－3V~+5V)=

2V~

10V

GSN=5V

(－5V~+3V)=(10~2)Vb、

I=3V~5V

GSN>VTN,TN導(dǎo)通a、

I=5V~3VTN導(dǎo)通，TP導(dǎo)通

GSP>|VT|,TP導(dǎo)通C、

I=3V~3V－3V~+5V－3V~+3V2）當(dāng)c=1，c=0時(shí)3.2.4CMOS傳輸門0傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通,TG2斷開

L=XTG2導(dǎo)通,TG1斷開

L=YC=101XX斷開導(dǎo)通0101斷開X導(dǎo)通Y傳輸門組成的應(yīng)用3.2.4CMOS傳輸門1.CMOS漏極開路門1.〕CMOS漏極開路門的提出輸出短接，會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。3.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路+VDDTN1TN2AB+VDDAB0101L10線與線與能實(shí)現(xiàn)嗎?〔2〕漏極開路門的構(gòu)造與規(guī)律符號(hào)+VDDTP1TN1TP2TN2ABL電路邏輯符號(hào)漏極開路門輸出連接(a)工作時(shí)必需外接電源和電阻;(b)與非規(guī)律不變00111103.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路P1P2(c)可以實(shí)現(xiàn)線與功能;3.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路11100Rp取值？1、實(shí)現(xiàn)多個(gè)規(guī)律門輸出端的線與集電極開路門的應(yīng)用L=ABCD

ABCDL1L2L&&RVDDA&BCDL&L1L23.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路2.三態(tài)(TSL)輸出門電路10011截止導(dǎo)通111高阻

×0

輸出L輸入A使能EN001100截止導(dǎo)通010截止截止×1規(guī)律功能：高電平有效的同相三態(tài)門01高阻3.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路三態(tài)輸出門電路邏輯符號(hào)CS=1=

ABL____

AB

CS

&

L

EN邏輯符號(hào)其他三態(tài)與非門：

AB

CS

&

L

EN邏輯符號(hào)

高阻××00111011101001BAL數(shù)據(jù)輸入端EN

真值表

高阻××10111011101000BAL數(shù)據(jù)輸入端EN

真值表

=

ZLCS=0=

ZLCS=1CS=0=

ABL____低電平有效高電平有效3.3.2CMOS漏極開路〔OD〕

門和三態(tài)輸出門電路(1)構(gòu)成總線轉(zhuǎn)輸構(gòu)造EN1EN1EN1…G1G2GnD0AD0BD0N數(shù)據(jù)總線011…101…110…任何時(shí)刻，只允許一個(gè)三態(tài)門使能，其余為高阻態(tài)。RAMROMI/OD03.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路3.應(yīng)用舉例：

A

B

C

L1

L2

分析以以下圖所示規(guī)律門電路，依據(jù)輸入波形對應(yīng)畫出輸出波形C=0L1=AL2=BC=1L1=BL2=A3.3.2CMOS漏極開路〔OD〕門和三態(tài)輸出門電路3.3.3規(guī)律門電路的一般特性1.輸入和輸出的高、低電平

vO

vI

驅(qū)動(dòng)門G1

負(fù)載門G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)

輸出高電平+VDD

VOH(min)VOL(max)

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

G2門vI范圍

輸入低電平

vI

驅(qū)動(dòng)門負(fù)載門VNH

—當(dāng)前級(jí)門輸出高電平的最小值時(shí)允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電尋常的噪聲容限：VNH=VOH(min)－VIH(min)2.噪聲容限：在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾力氣.

1

驅(qū)動(dòng)門

vo

1

負(fù)載門

vI

噪聲

0103.3.3規(guī)律門電路的一般特性驅(qū)動(dòng)門負(fù)載門VNL—當(dāng)前級(jí)門輸出低電平的最大值時(shí)允許正向噪聲電壓的最大值負(fù)載門輸入低電尋常的噪聲容限：

VNL=VIL(max)－VOL(max)

1

驅(qū)動(dòng)門

vo

1

負(fù)載門

vI

噪聲

101類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時(shí)間。CMOS電路傳輸延遲時(shí)間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

3.3.3規(guī)律門電路的一般特性4.功耗靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流ID與電源電壓VDD的乘積。5.延時(shí)

功耗積是速度功耗綜合性的指標(biāo).延時(shí)

功耗積，用符號(hào)DP表示 扇入數(shù)：取決于其的輸入端的個(gè)數(shù)。6.扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗特殊低，CMOS門電路有動(dòng)態(tài)功耗3.3.3規(guī)律門電路的一般特性10111電流方向?灌電流IILIOLIIL…1n個(gè)=nIIL驅(qū)動(dòng)門的所帶負(fù)載分為灌電流負(fù)載和拉電流負(fù)載兩種狀況:〔a)帶灌電流負(fù)載扇出數(shù)：是指其在正常工作狀況下，所能帶同類門電路的最大數(shù)目。3.3.3規(guī)律門電路的一般特性負(fù)載門驅(qū)動(dòng)門01110電流方向?拉電流IIHIOH…1n個(gè)=nIIH(b)帶拉電流負(fù)載IIH如NOH=NOL則取兩者的最小值為門的扇出系數(shù)3.3.3規(guī)律門電路的一般特性負(fù)載門驅(qū)動(dòng)門電路類型電源電壓/V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH