集成電路工藝原理

1/43集成電路工藝原理

仇志軍zjqiu@邯鄲校區(qū)物理樓435室2/43大綱第一章前言第二章晶體生長第三章實驗室凈化及硅片清洗第四章光刻第五章

熱氧化第六章熱擴散第七章離子注入第八章薄膜淀積第九章刻蝕第十章后端工藝與集成第十一章未來趨勢與挑戰(zhàn)3/43D－G模型

氧化速率為上節(jié)課主要內容壓強、晶向、摻雜和摻氯對氧化速率的影響4/43摻有雜質的硅在熱氧化過程中，靠近界面的硅中雜質，將在界面兩邊的硅和二氧化硅中發(fā)生再分布。其決定因素有：雜質的分凝現象雜質通過SiO2表面逸散氧化速率的快慢雜質在SiO2中的擴散速度熱氧化時雜質在界面上的再分布5/43熱氧化時雜質在界面上的再分布的誘因雜質在Si和SiO2中的溶解度不同，擴散系數不同，熱氧化時，雜質在SiO2－Si兩邊要重新分布，這種規(guī)律由分凝系數（SegregationCoefficient）來描述雜質在硅中的平衡濃度雜質在二氧化硅中的平衡濃度k=

＝C1C26/43k<1，并且雜質在氧化物中擴散很慢。例如B，k=0.3

雜質在SiO2界面處濃度很高k<1，并且雜質在氧化物中擴散很快。例如B在含H2氣氛下氧化，雜質在Si界面處的濃度趨于零。7/43k>1，并且雜質在氧化物中擴散慢。例如P，As，Sb雜質在硅界面處堆積

鬼吹燈k>1，并且雜質在氧化物中擴散快。例如Ga，硅界面處的雜質濃度低于體濃度。8/432D熱氧化——由于受到轉角處對于熱氧化時體積膨脹的限制，2D熱氧化不同于平面的熱氧化9/43氧化硅在凸角和凹角處均比平坦處薄凹角比凸角影響更大氧化滯后與轉角的曲率半徑r相關：r越小，滯后越嚴重低溫下氧化滯后更嚴重。1200

C未見滯后。10/43凸角凹角11/43晶向：在薄氧化層區(qū)域對氧化速率的作用2D氧化擴散–2D擴散方程及仿真技術體積膨脹帶來的應力：非平坦表面的應力更大物理機理解釋硅SiO2新生SiO212/43熱氧化方法熱氧化爐（furnace）常規(guī)熱氧化摻氯氧化氫氧合成氧化高壓氧化13/431、常規(guī)熱氧化14/43例題1、<100>硅片上表面有200nm氧化層（a）如果上述氧化層在1100

C干氧中生長，生長時間為多少？（b）如果硅片重新送回氧化爐（往往是另一個爐子），繼續(xù)在1000

C下水汽氧化，多長時間可以增加氧化層厚度至500nm？關于

干氧氧化，用xi＝25nm計算xi

0，

代表的是在現在條件下生長xi所需的時間，與實際生長的方法無關水汽氧化，用xi＝0計算，

＝0xi＝015/43(a)補償值316/43(b).217/432、摻氯氧化氯源

3%HCl，三氯乙烯TCE（C2HCl3），三氯乙烷（TCA），三氯甲烷，Cl2，NH4Cl，CCl4等方法最好瓶裝HCl氣體，使用方便，濃度容易控制二步TCE或TCA法－850oC干氧850oCTCE或TCA氧化1050oCTCE或TCA氧化1050oCN2中退火–降低Qit18/433、氫氧合成氧化2H2+O2=2H2OSi+2H2O=SiO2+2H219/434、高壓氧化：一種低溫快速的氧化方法B和B/A與氧化劑分壓近似成正比在一個大氣壓下，每增加一個大氣壓氧化速率增加一倍如速率不變，則每增加一個大氣壓，溫度下降30

C但在VLSI工藝中，尚未廣泛使用，原因：1）安全問題，一般設備需要25atm2）設備占地太大，生產產量小3）厚度不均勻20/4321/43Si/SiO2界面特性1）固定氧化物電荷，Qf

FixedOxideCharge2）界面陷阱電荷，Qit

Interfacetrappedcharge3）可動離子電荷，Qm

Mobileioniccharge4）氧化物陷阱電荷，Qot

Oxidetrappedcharge22/431、固定氧化物電荷，Qf（fixedoxidecharge）位置：靠近界面氧化層內<2～3nm范圍電荷：正電荷。電荷密度：109-1011cm-2。電荷態(tài)在器件工作期間不變化。來源推測：由不完全氧化的帶有凈正電荷的Si引起的。特點：Si中的雜質濃度、導電類型及SiO2厚度與Qf關系不大Qf和生長溫度關系：溫度升高，Qf下降。降溫速率越快，Qf值越低，但硅片直徑大于100mm的硅片不宜降溫太快。氧化速率越快，Qf越高Qf<111>:Qf<110>:Qf<100>=3:2:1重復性好Si·23/43Deal三角關系（DealQfTriangle）斜邊代表了Qf和溫度的關系溫度升高，Qf降低垂直邊表示氧化溫度不變，只要改變氣氛（N2或Ar）會使Qf大大降低水平邊表示在惰性氣體中的降溫過程適于（111）硅（100）硅約小3倍24/432、界面陷阱電荷/界面態(tài)，Qit（Interfacetrappedcharge）位置: Si/SiO2

界面來源推測:1)在襯底硅指向氧化層的Si表面的懸掛鍵（DanglingbondSi·

）2)可以束縛載流子的界面電離雜質（荷電中心）電荷：能量處于禁帶中，可以和Si交換電荷，電荷態(tài)依賴于偏壓，可能是正，負或者中性；密度109-1011cm-2eV-1與Qf為同一來源：高Qf一定高Qit。25/4326/43Qit和下列因素有關：氧化溫度，氧化氣氛（濕氧、干氧），晶向等Qit和干氧氧化溫度的關系

1）Qit隨溫度升高而降低；

2）干氧Qit高于濕氧

3）在能帶中間部分，Qit(100)比Qit(111)低約5倍

官場小說降低Qit的方法

低溫金屬化后退火（PMA）

（lowtemperaturepost-metallizationanneal)

在H2或H2－N2（FormingGasAnnealing,FGA）中350－500

C退火30分鐘退火前，Qit約1011cm-2eV-1退火后，Qit約1010cm-2eV-1-可應用27/43Annealingw/oH2500oC/10min/10%H2inN2450oC/10min/25%H2inN2MidgapQit(1011cm-2eV-1)Oxidationtemperature(oC)3.02.52.01.51.00.5024681210120011001000900通過FGA有效地降低Qit的實例28/43Qf和Qit與晶向的關系——（100）最低Qit&Qf：溫度越高，越小界面越粗糙，越大<100>比<111>小得多低溫合金退火（氫鈍化）高溫氬氣退火摻氯氧化29/43位置：可以在氧化層中任意地方。開始位于柵（金屬或多晶硅）/SiO2界面，如在正偏或加溫情況，Qm將向Si/SiO2界面移動。來源：金屬化(Metallization)及別的污染。堿金屬離子（Na+,K+）玷污引起（以網絡變性體形式存在）。會引起MOS器件閾值電壓VT的變化和穩(wěn)定性問題。3、可動離子電荷，Qm（mobileioniccharge）30/43減少Qm的具體方法1)清洗石英管O2-HCl氣體1150

C/2h2)采用摻氯氧化，源有HCl-O2、TCE、TCA等3)用磷硅玻璃PSG（phosphosilicateglass）4)Si3N4作為最后鈍化層Notanissueanymore!31/43位置：位于氧化層中任意地方。來源:1）氧化層中一些斷裂的Si-O、Si-Si、Si-H、Si-OH

電離輻照（ionizationirradiation）

VLSI工藝過程引入：如電子束蒸發(fā)、濺射、等離子體刻蝕、電子束或X射線光刻、離子注入結果：這些陷阱會捕獲空穴或電子，影響器件的工作1000

C干氧化可以改善SiO2結構，使其不易打斷——抗輻射氧化可通過在H2或惰性氣體中300

C消除。加對于輻射不敏感的鈍化層，如Al2O3和Si3N4

4、氧化物陷阱電荷，Qot

（oxidetrappedcharge）32/43二氧化硅質量的檢驗一、氧化膜的缺陷檢查1、氧化膜針孔的檢測EPW（鄰苯二酚－乙二胺－水腐蝕法）陽極氧化法氯氣腐蝕法MOS二極管法2、氧化導致的層錯的檢測（OISF：Oxidationinducedstackingfaults)氧化后，用HF去除SiO2,用Sirtl溶液腐蝕Sirtl溶液：100mlH2O+50gCr2O3+75mlHF3、氧化膜中鈉離子含量測定（在后面電學測量中講到）觀察襯底腐蝕情況觀察襯底染色情況33/43OISF–OxidationInducedStackingFault氧化時產生大量的間隙原子。這些點缺陷易于聚集為大的2D缺陷——層錯。層錯位于界面，成為重金屬的吸雜中心，導致器件漏電。高壓氧化（低溫）和摻氯氧化，均有利于抑制OISF。34/43厚度測量機械法比色法橢偏法光干涉法C-V測量Stylus1、機械法二氧化硅質量的檢驗臺階儀-profilometer35/432、比色法36/433、光干涉法（Interferometry）

由光的相干原理，膜表面與界面反射二束光相干涉。由光學原理，兩束光的光程差為入射光的波長整數倍時出現加強的亮度n：二氧化硅折射率：入射光波長如

=589.6nmm：干涉級數垂直入射時:

37/434、橢偏法（Ellipsometry）單色光經過起偏器變成偏振光，再經1/4波片變成橢圓偏振光，照射樣品，再經過膜的反射、檢偏后進入光電管。兩個相互垂直的偏振光的分量的振幅與相位變化是與膜厚度及折射率有關，查圖表（軟件自動計算）可得到厚度。38/43橢偏法是一種非常精確、非常靈活的測試方法厚度測量:測量結果給出周期性的厚度結果需要知道薄膜的一些性質多種波長測量厚度和折射率（refractiveindex）：可以決定不同材料的厚度及折射率多層薄膜：可以用多波長和多角度來決定多層薄膜的厚度39/43正電壓加在金屬電極上，相當于積累區(qū)（accumulation）負電壓引起襯底部分耗盡（depletion）進一步加負電壓，使得反型層（inversion）出現。三、電學測量QG=qNDxD+QI40/43低頻時，QI完全平衡了柵上電荷，因此Cinv=Cox在高頻時，由于QI跟不上頻率的變化，所以Cinv為Cox和CD的串聯。LF<1Hz深耗盡：在快速掃描時，由于QI跟不上掃描速度的變化，因此xD必須增加來與柵上電荷平衡41/43Qi