數(shù)字電子技術(shù)(第四版)第八章數(shù)模與模數(shù)轉(zhuǎn)換

第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1第八章 數(shù)/模與模/數(shù)轉(zhuǎn)換DACADC第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1自然界所存在的一些物理量，大量的是模擬量，例如壓力、流量、速度、溫度、軸角、光通量、位移等。它們是非電模擬量。這些模擬量不能送進數(shù)字計算機進行處理，必須先經(jīng)傳感器件將其轉(zhuǎn)換成模擬電信號，再經(jīng)過放大后送至模擬/數(shù)字轉(zhuǎn)換器，將模擬信號轉(zhuǎn)換成數(shù)字信號。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1數(shù)字信號經(jīng)過數(shù)字計算機分析處理后，其輸出仍是數(shù)字信號，所以還必須經(jīng)過數(shù)字/模擬轉(zhuǎn)換器，將數(shù)字信號轉(zhuǎn)換成模擬信號后，才能送去控制執(zhí)行元件。上述過程可用圖

8-1表示。本章主要介紹數(shù)/模轉(zhuǎn)換器DAC(Digital

to

AnalogConverter)和模/數(shù)轉(zhuǎn)換器ADC(Analog

to

Digital

Converter)基本工作原理。為便于教學，首先討論DAC，然后再介紹ADC。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-1A/D、D/A轉(zhuǎn)換器在數(shù)字系統(tǒng)中的應(yīng)用第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換18.1

DACDAC的基本概念轉(zhuǎn)換特性DAC電路輸入的是n位二進制數(shù)字信息B(Bn-1,Bn-2,…,B1、B0)，其最低位(LSB)的B0和最高位(MSB)的Bn-1的權(quán)分別為20和2n-1，故B按權(quán)展開式為第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1DAC電路輸出的是與輸入數(shù)字量成正比例的電壓uO或電流iO，即式中K為轉(zhuǎn)換比例常數(shù)。圖8-2所示為DAC框圖。當n=3時，DAC轉(zhuǎn)換電路

的輸出與輸入轉(zhuǎn)換特性如圖8-3所示，輸出為階梯波。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-2DAC框圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-3轉(zhuǎn)換特性第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換12.分辨率分辨率即說明n越大，DAC的分辨能力越高(分辨率越小)。例如,

當n=10時，DAC分辨率=

;

當n=11時，

DAC分辨率

。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換13.精度非線性誤差：它是由電子開關(guān)導通的電壓降和電阻網(wǎng)絡(luò)電阻值偏差產(chǎn)生的，常用滿刻度的百分數(shù)表示。比例系數(shù)誤差：它是參考電壓UR偏離引起的誤差，也用滿刻度的百分數(shù)表示。漂移誤差：它是由集成運放漂移產(chǎn)生的誤差。增益的改變也會引起增益誤差。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換14．轉(zhuǎn)換時間也稱輸出建立時間。它是從輸入數(shù)字信號時開始，到輸出電壓或電流達到穩(wěn)態(tài)值時所需要的時間。此外，還有輸入低電平、電源電壓范圍、基準電壓范圍、溫度系數(shù)等參數(shù)。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換18.1.2

DAC的電路形式及工作原理1.權(quán)電阻圖8－4是權(quán)電阻DAC電路，它由基準電壓、電子模擬開關(guān)、權(quán)電阻網(wǎng)絡(luò)及求和放大器組成。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-4權(quán)電阻DAC電路第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1當輸入二進制數(shù)碼中某一位Bi=1時，開關(guān)Si接至基準電壓UR，這時在相應(yīng)的電阻Ri支路上產(chǎn)生電流當Bi=0時，開關(guān)Si接地，電流ii=0,因此電流表達式應(yīng)為根據(jù)疊加原理，總的輸出電流為第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1通過集成運算放大器，輸出電壓為將代入則得例如，UR=8V,輸入八位二進制數(shù)碼為11001011，則輸出電壓為第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換12.倒T型網(wǎng)絡(luò)DACR－2R倒T型網(wǎng)絡(luò)DAC電路如圖

8－5所示。圖中S0~Sn-1為模擬開關(guān)，R－2R電阻網(wǎng)絡(luò)呈倒T型，運算放大器組成求和電路。模擬開關(guān)Si由輸入數(shù)碼Bi控制。當Bi=1時，Si接運算放大器反相輸入端，電流Ii流入求和電路；當Bi=0時，Si將電阻2R接地。根據(jù)運算放大器線性運用時的虛接地概念可知，無論模擬開關(guān)Si處于何種位置，與Si相連的2R電阻均將接地。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-5R-2R倒T型網(wǎng)絡(luò)DAC電路第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1這樣流過2R電阻上的電流不隨開關(guān)位置變化而變化，

為確定值。分析R－2R電阻網(wǎng)絡(luò)可以發(fā)現(xiàn)，從每個節(jié)點向左看的二端網(wǎng)絡(luò)等效電阻均為2R，流過2R支路的電流從高位到低位按2的整數(shù)倍遞減。設(shè)由基準電壓源提供的總電流為

I(I=UR/R)，則流過各節(jié)點的電流從高位至低位依次為I/2、

I/4、I/8、…、

I/2n-1、I/2n。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1于是流入運算放大器的總電流為第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1運算放大器的輸出電壓為若Rf=R,并將I=UR/R代入上式，則有第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1由于模擬開關(guān)的存在，當流過各支路的電流稍有變化，或由于模擬開關(guān)電壓降的差別，就會產(chǎn)生轉(zhuǎn)換誤差。為進一步提高D/A轉(zhuǎn)換精度，可采用權(quán)電流型DAC，其原理圖如圖

8-6所示(以四位為例)。電路中，用一組恒流源代替R-2R倒T型網(wǎng)絡(luò)。這組恒流源從高位到低位電流的大小依次為I/2、I/4、I/8、I/16。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-6權(quán)電流DAC原理圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1當圖

8-6中的Bi=1時，開關(guān)接運算放大器的反相輸入端，相應(yīng)權(quán)電流流入求和電路；當Bi=0時，開關(guān)接地。故擴大至n位，則第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換18.1.3

集成DACAD7520的內(nèi)部結(jié)構(gòu)圖類似于圖

8-4，只是它是由10個節(jié)點的倒置R-2R倒T型網(wǎng)絡(luò)等組成，并將運算放大器上的反饋電阻Rf也集成在一起，目的是使Rf與倒T型網(wǎng)絡(luò)電阻的性能及所處環(huán)境保持一致，以提高器件的轉(zhuǎn)換精度。它內(nèi)部不含運算放大器，使用時需外加。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-7為AD7520的引腳圖。D0~D9為10個數(shù)碼控制位，控制著內(nèi)部CMOS的電流開關(guān)。IO1和IO2為電流輸出端。Rf端為反饋電阻Rf的一個引出端，另一個引出端和IO1端連接在一起。UREF端為基準電壓輸入端。+UDD端接電源的正端。GND端為接地端。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-7AD7520引腳圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換18.2

ADCADC的組成ADC的兩個組成部分及其作用將模擬量轉(zhuǎn)換為數(shù)字量一般需經(jīng)過采樣保持和量化編碼兩部分電路，如圖

8－8所示。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-8ADC的組成部分第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1(1)采樣保持電路。圖8-9為采樣保持電路中輸入模擬電壓采樣保持前后的波形舉例。采樣開關(guān)S的控制信號CP的頻率f

必須s

s滿足公式f

≥2f

(f

為輸入電壓頻譜中的最高頻率)，s

imax

imax即其周期Ts很小，而且采樣時間τ比Ts更要小許多倍，這樣就能將采樣保持后的 不失真地恢復成輸入電壓u(t)。該公式稱為采樣定理。I第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-9采樣保持前后的波形舉例1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換最簡單的采樣保持電路如圖

8-10所示。場效應(yīng)管V為采樣門，高質(zhì)量的電容C為保持電路，集成運算放大器A為跟隨器，起緩沖隔離負載的作用。假定C的充電時間常數(shù)遠小于τ，而且不考慮電容漏電，A的輸入阻抗及V的截止阻抗則成為一個理想的采樣保持電路。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-10采樣保持電路原理圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1(2)量化編碼電路。采樣保持電路的輸出信號 雖已成為階梯狀，但其階梯幅值仍是連續(xù)可變的，有無限多個數(shù)值，無法與n位有限的2n個數(shù)字量輸出X相對應(yīng)。因此，必須將采樣后的值只限于在某些規(guī)定個數(shù)的離散的電平上，凡介于兩個離散電平之間的采樣值，就要用某種方式整理歸并到這兩個離散電平之一上。這種將幅值取整歸并的方式及過程稱為“量化”。將量化后的有限個整量值用n位一組的某種數(shù)字代碼(如二進制碼、BCD碼或Gray碼等)對應(yīng)描述以形成數(shù)字量，這種

用數(shù)字代碼表示量化幅值的過程稱作“編碼”。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換12.量化方式和量化誤差只舍不入法。當輸入uI在某兩個相鄰的量化值之間，即(k為整數(shù))四舍五入法。當uI的尾數(shù)不足 時，用舍尾取整法得其量化值；當uI的尾數(shù)等于或大于

時，則入整。例如，已知s=1V,則uI=2.1V時，uI=2V;

uI=2.7V時

。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1由于量化方法不同，最后的編碼也可能有差異。圖8-11表示兩種不同的量化方法，其中圖(a)表示只舍不入的量化方法，圖(b)表示四舍五入的量化方法。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-11兩種量化方法的比較第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換18.2.2

ADC電路1.雙積分ADC雙積分ADC又稱雙斜率ADC，是間接法的一種，它先將模擬電壓uI轉(zhuǎn)換成與之大小對應(yīng)的時間T，再在時間間隔T內(nèi)用計數(shù)器對固定頻率計數(shù)，計數(shù)器所計的數(shù)字量就正比于輸入模擬電壓。雙積分ADC電路如圖

8-12所示，它由下列幾個主要部分組成。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-12雙積分ADC電路原理圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1積分器：它由運算放大器A1和RC積分網(wǎng)絡(luò)組成，這是轉(zhuǎn)換器的核心。它的輸入端接開關(guān)S，開關(guān)S受觸發(fā)器Fn控制。當Qn=0時，S接輸入電壓uI，積分器對輸入信號電壓uI積分；當Qn=1時，S接基準電壓-UR,積分器對-UR積分。積分器進行了兩次方向相反的積分。積分器輸出uA接過零比較器。過零比較器：當積分器輸出uA＞0時，比較器輸出

UC=0；當uA≤0時，UC=1。比較器輸出作為時鐘控制門G的控制信號。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1時鐘控制門G:G門有兩個輸入端，一個接比較器輸出，一個接標準時鐘。當過零比較器輸出UC=1時，標準時鐘通過G門加到計數(shù)器；當UC=0時，G門被封鎖，計數(shù)器停止計數(shù)。計數(shù)器和定時電路：它由n+1個觸發(fā)器構(gòu)成。

F0~Fn-1構(gòu)成n位二進制計數(shù)器。計數(shù)器在啟動脈沖作用下，全部觸發(fā)器置0，觸發(fā)器Fn輸出Qn=0，使開關(guān)S接uI，積分器對uI積分，uA＜0，經(jīng)過零比較器,UC＞0,G門開啟，n位二進制計數(shù)器開始計數(shù)。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1當計數(shù)器輸入2n個時鐘信號后，觸發(fā)器F0~Fn-1狀態(tài)由11…11回到全0態(tài)，而觸發(fā)器Fn輸出Qn=1,發(fā)出定時控制信號，使開關(guān)S接至基準電源-UR，積分器反向積分。比較器輸出UC仍為1，時鐘信號仍通過G門，F(xiàn)0~Fn-1再次從0開始計數(shù)，直

至積分器輸出uA≥0，使過零比較器輸出UC=0，G門封鎖。此時，計數(shù)器所計二進制數(shù)即為與輸入模擬采樣保持信號的平均值成正比的數(shù)字量。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1下面以uI正極性電壓為例，定量說明雙積分ADC電路的工作情況,工作波形如圖

8-13所示。其工作過程可分為兩個階段。圖8-13雙積分ADC工作波形第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1(1)采樣階段：在啟動脈沖作用下，將全部觸發(fā)器置0。由于Qn=0，使開關(guān)S與輸入信號uI連接,A/D轉(zhuǎn)換開始。uI加至積分器的輸入端后，積分器對uI進行積分，輸出為式中，τ=RC，為積分時間常數(shù)。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1由于uA＜0，過零比較器輸出UC=1，G門打開，n位二進制計數(shù)器從0開始計數(shù)，一直到時，觸發(fā)器F0~Fn-1又全部回到0，而觸發(fā)器Fn由0翻至1，Qn=1，開關(guān)S轉(zhuǎn)接至基準電源-UR，采樣階段結(jié)束。此時第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1(2)比較階段：開關(guān)S轉(zhuǎn)接至基準電源-UR后，積分器對-UR進行積分，積分器輸出當uA≥0時，過零比較器輸出UC=0，G門被封鎖，計數(shù)器停止計數(shù)。假設(shè)此時計數(shù)器已記錄了N個脈沖，則代入上式得求得第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換12.逐次逼近式ADC逐次逼近式ADC是直接式ADC中最常用的一種。其基本思想是，將大小不同的參考電壓與采樣保持后的電壓uI逐步進行比較，比較結(jié)果以相應(yīng)的二進制代碼表示。圖8-14表示了四位逐次逼近型A/D轉(zhuǎn)換器的原理方框圖，它由下列各部分組成。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-14四位逐次逼近型ADC轉(zhuǎn)換器原理框圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-15時序分配器輸出波形第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1假設(shè)：D/A轉(zhuǎn)換器的基準電壓UR=8V，采樣保持信號電壓uI=6.25V。首先，在節(jié)拍脈沖CP0作用下，使JK觸發(fā)器的狀態(tài)置為QDQCQBQA=1000，則D/A轉(zhuǎn)換器輸出參考電壓(見表

8-1)，所以 。由于，比較器輸出F=1，G=0。這樣，各級觸發(fā)器的J=1，K=0。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1接著，節(jié)拍脈沖CP1到來，其下跳沿觸發(fā)JK觸發(fā)器D，使QD=1，同時CP1使觸發(fā)器C置1。這樣，在CP1作用后，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1100。D/A轉(zhuǎn)換器輸出參考電壓 。由于

，比較器輸出F=1，G=0。這樣，各級觸發(fā)器的J=1,K=0。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1CP1作用結(jié)束后，CP2節(jié)拍脈沖到來，其下跳沿觸發(fā)JK觸發(fā)器C，使QC=1。同時CP2使觸發(fā)器B置1。這樣，在CP2作用后，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1110。D/A轉(zhuǎn)換器輸出參考電壓 。由于 ，

比較器輸出F=0，G=1。這樣，各級觸發(fā)器的J=0，K=1。CP2作用結(jié)束后，CP3節(jié)拍脈沖到來，其下跳沿觸發(fā)JK觸發(fā)器B，使QB=0。同時CP3使觸發(fā)器A置1。這樣，在CP3作用下，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1101。D/A轉(zhuǎn)換器輸出參考電壓 。由于 ，比較器輸出F=0，G=1。這樣，各級觸發(fā)器的J=0，K=1。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1CP3作用結(jié)束后，CP4節(jié)拍脈沖到來，其下跳沿觸發(fā)JK觸發(fā)器A，使QA=0，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1100。CP4節(jié)拍脈沖的上升沿觸發(fā)暫存器各D觸發(fā)器，將JK觸發(fā)器狀態(tài)1100存入到暫存器中。暫存器的輸出D3D2D1D0=1100，即為輸入模擬電壓uI=6.25V的二進制代碼。暫存器輸出的是并行二進制代碼。同時從上面分析中可見，比較器F端順序輸出的恰好是1100串行輸出的二進制代碼。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換13.并行比較型電路圖8-16所示是三位二進制數(shù)的并行比較型ADC電路。它由電阻分壓器(即量化標尺)、比較器、寄存器和編碼器四部分組成。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-16三位二進制數(shù)的并行比較型ADC電路第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1輸入模擬電壓的范圍uI=0~8V,uIm=8V；輸出三位二進制代碼(n=3)。采用四舍五入的量化方式，量化間隔。量化標尺是用電阻分壓器形成各分度值的，并作為各比較器C1~C7的比較參考電平。因采用四舍五入法量化，第一個比較器的參考電平應(yīng)取。采樣保持后的輸入電壓uI與這些分度值相比較，當uI大于比較參考電平時，比較器輸出1電平，反之輸出0電平，從而各比較器輸出電平的狀態(tài)就與輸入電壓量化后的值相對應(yīng)。各比較器輸出并行送至由D觸發(fā)器構(gòu)成的寄存器內(nèi)，再經(jīng)過編碼電路將比較器的輸出轉(zhuǎn)換成三位二進制代碼x2x1x0。輸入電壓與代碼的對應(yīng)關(guān)系如表

8-2所示。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換14.Σ-Δ

ADC（或稱Δ-Σ

ADC）Σ-Δ模數(shù)轉(zhuǎn)換器是利用過采樣(Oversampling)技術(shù)、噪聲整形技術(shù)和數(shù)字濾波技術(shù)從而實現(xiàn)以很低的采樣分辨率和很高的采樣速率將模擬信號數(shù)字化，將高分辨率的轉(zhuǎn)換問題化簡為低分辨率的轉(zhuǎn)換問題，增加有效分辨率。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1Σ-Δ模數(shù)轉(zhuǎn)換器的原理框圖如圖8-17所示，模擬信號經(jīng)模擬低通濾波器后變換成帶限的模擬信號，然后，模擬Σ-Δ調(diào)制器以遠高于信號頻帶的奈奎斯特(Nyquist)頻率的取樣頻率（Kfs）將帶限模擬信號量化成信號頻譜和量化噪聲頻譜相分離的低分辨率數(shù)字信號，隨后數(shù)字低通濾波器濾除信號頻帶以外的量化噪聲，并將采樣頻率降低至奈奎斯特頻率（fs），從而獲取高分辨率的數(shù)字信號。

Σ-Δ模數(shù)轉(zhuǎn)換器由模擬抗混疊低通濾波器、

Σ-Δ

調(diào)制器、數(shù)字低通濾波和采樣抽取等幾部分組成。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-17Σ-Δ模數(shù)轉(zhuǎn)換器原理框圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換11）抗混疊低通濾波器根據(jù)奈奎斯特采樣定律，在對模擬信號進行離散化時，采樣頻率至少應(yīng)是將分析信號最高頻率的2倍，否則可能出現(xiàn)因采樣頻率不夠，使得模擬信號中的高頻信號折疊到低頻段，從而出現(xiàn)虛假頻率成分的現(xiàn)象，即混疊現(xiàn)象。在實際工程測量中，采樣頻率不可能無限高也無需無限高，因為一般僅關(guān)心一定頻率范圍內(nèi)的信號成分。為解決頻率混疊現(xiàn)象，在對模擬信號進行離散化采樣前，采用低通濾波器除高于1/2采樣頻率的頻率成分，以避免因頻率混疊而對輸出造成干擾。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換12）

Σ-Δ調(diào)制器Σ-Δ調(diào)制器是Σ-Δ

ADC的關(guān)鍵部分，包含1個積分器、

1個比較器以及1個由1

bit

DAC（1個簡單的開關(guān)）構(gòu)成的反

饋環(huán)。其結(jié)構(gòu)如圖8-18所示。積分器對誤差電壓進行求和，其對于輸入信號表現(xiàn)為一個低通濾波器，而對于量化噪聲則表現(xiàn)為高通濾波。這樣，大部分量化噪聲就會被推向更高的頻段。和前面的簡單過采樣相比，總的噪聲功率沒有改變，但噪聲的分布發(fā)生了變化。反饋DAC的作用是使積分器的平均輸出電壓接近于比較器的參考電平。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-18Σ-Δ調(diào)制器結(jié)構(gòu)圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1Σ-Δ調(diào)制器輸出中“1”的密度將正比于輸入電壓信號。如果輸入電壓上升，比較器則產(chǎn)生更多數(shù)量的“1”，反之亦然。Σ-Δ調(diào)制器具有對量化噪聲進行頻域整形的作用。理解Σ-Δ調(diào)制器的這一功能需事先了解量化噪聲和過采樣技術(shù)的概念。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1ADC輸入的模擬量是連續(xù)的，而輸出的數(shù)字量是離散的。用離散的數(shù)字量表示連續(xù)的模擬量，需要經(jīng)過量化和編碼，由于數(shù)字量只能取有限位，故量化過程必然會引入誤差，即量化誤差（也稱量化噪聲）。首先，考慮傳統(tǒng)ADC的頻域傳輸頻率。設(shè)輸入一個正弦信號，以頻率fs對其進行采樣，根據(jù)奈奎斯特定理，fs至少是輸入信號頻率的兩倍。通過FFT分析可知，其結(jié)果是一個單音和一系列頻率分布于直流（DC）到fs/2間的隨機噪聲，這些噪聲就是量化噪聲，如圖8-19所示。下面對量化噪聲的頻域分布進行進一步分析。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-19量化噪聲分布第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1數(shù)字量用N位二進制數(shù)表示時，最多可有2N個不同的編碼。在將輸入模擬信號歸一化為0~1之間數(shù)值的情況下，對應(yīng)其輸出碼的一個最低有效位發(fā)生變化的最小輸入模擬變化量為q=1/2N。若輸入信號的最小幅度大于量化器的量化

階梯q，則量化噪聲的總功率與采樣頻率fs無關(guān)，是一個常數(shù)，且功率譜密度為0~fs/2頻帶內(nèi)均勻分布的白噪聲。其在以±q/2量化單位所劃分的各量化電平內(nèi)的分布是均勻的。量化噪聲功率可表示為(1)第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1由于量化噪聲均勻分布在fs寬度的頻帶內(nèi)(-fs/2~fs/2)，所以量化噪聲的功率譜密度可以表示為(2)由式（2）可知，要想得到高信噪比的信號，可有兩種方法，即增加分辨位數(shù)N或者采樣頻率fs。當提高采樣頻率K倍，若K=22N，則相當于提高N位的分辨率。

Σ-Δ

ADC

就采用提高采樣頻率的方法來增強信噪比，稱之為過采樣法。1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換如果在過采樣的同時還能夠?qū)α炕肼暤姆植甲龀龈淖?，使其不是在fs頻帶內(nèi)均勻分布，而是與信號所在頻帶分離開來，那么通過頻域濾波就能有效濾除量化噪聲，從而進一步提高信噪比，這種方式稱作噪聲整形。在Σ-Δ

ADC中，噪聲整形是通過Σ-Δ調(diào)制來實現(xiàn)的。下面在信號的頻率域（S域）對Σ-Δ調(diào)制器的噪聲整形作用進行分析。圖8-20給出了Σ-Δ調(diào)制噪聲整形的流程框圖。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1設(shè)Q、Y和X分別表示量化噪聲、輸出信號和輸入信號的S域變換，H（S）表示積分器的傳遞函數(shù)（1/S），則有（3）整理得（4）第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-20噪聲整形流程框圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1由式（4）可知，當頻率很低（S→0）時，輸出Y→X，且輸出信號中量化噪聲分量QS/（S+1）→0；而當頻率很高時，Y→Q，輸入信號分量X→0。所以總體看來，Σ-Δ調(diào)制器對輸入信號具有低通的作用，而對量化噪聲具有高通的作用，由此將量化噪聲集中到了輸出的高頻帶內(nèi)，從而改變了噪聲頻域分布，實現(xiàn)了噪聲整形的功能。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換13）數(shù)字低通濾波和采樣抽取整形之后的輸出，低頻帶（0~fs/2）內(nèi)是有用的信號，高頻部分（fs/2~Kfs/2）是量化噪聲，如圖8-21(a)所示。再通過數(shù)字低通濾波器，就可以有效濾除量化噪聲，從而提高信噪比，如圖8-21(b)所示。同時，為了便于傳輸和存儲，且要求在無混疊情況下還原原始信號，會對濾波之后的輸出信號從過采樣頻率Kfs降低到奈奎斯特頻率fs。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-21 數(shù)字低通濾波前后頻帶示意圖(a)噪聲整形后；(b)數(shù)字低通濾波后第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1數(shù)字抽樣濾波器可以很好地實現(xiàn)數(shù)字低通濾波的這些功能。這種濾波器通過對輸入的每M個數(shù)字抽樣一個數(shù)據(jù)的重采樣方法，使輸出速率低于原來的過采樣速率。合適選擇M值，就可以得到信噪比高，又滿足還原信號的頻率條件的輸出信號。其原理如圖8-22所示。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-22數(shù)字抽樣濾波原理（M=3）(a)抽采樣；(b)抽樣后第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1在相同的過采樣速率Kf

條件下，M越大，濾波半徑s（Kf

/(2M)）越小，噪聲濾除越明顯，獲得信噪比就越高，s如圖8-23所示。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1圖8-23SNR~M關(guān)系示意圖第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1Σ-Δ

ADC的特點是：與幾種傳統(tǒng)ADC相比，過采樣Σ-Δ模數(shù)轉(zhuǎn)換器由于采用了過采樣技術(shù)和Σ-Δ調(diào)制技術(shù)，增加了系統(tǒng)中數(shù)字電路的比較，減少了模擬電路的比例，且易于與數(shù)字系統(tǒng)實現(xiàn)單片集成，因而能夠以較低的成本實現(xiàn)高精度的模數(shù)轉(zhuǎn)換，適應(yīng)了大規(guī)模集成電路(Very

LargeScale

Integrated

circuites,VLSI)技術(shù)發(fā)展的要求。Σ-Δ

ADC存在的主要特點可歸納如下：1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換（1）Σ-Δ

ADC利用速率換取分辨率的提升，是目前分辨率最高的一類ADC。即使進一步提高分辨率，也無需對其進行特別的微調(diào)和校準。（2）

Σ-Δ

ADC的突出優(yōu)點是元件匹配精度要求低，模擬電路元件很少，電路組成主要以數(shù)字電路為主，適合于標準CMOS單片集成技術(shù)，制作成本低。隨著工藝特征尺寸的進一步減少，速度和集成度還會不斷提高。1第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換（3）

Σ-Δ

ADC的過采樣特性還可用于“平滑”模擬輸入中的系統(tǒng)噪聲。（4）

Σ-Δ

ADC的過采樣倍率K至少是16倍，一般會取更大值。這就要求Σ-Δ調(diào)制器內(nèi)部模擬電路的工作速率要遠遠大于最終的數(shù)據(jù)速率。此外，數(shù)字濾波器的設(shè)計也是一個挑戰(zhàn)，并會消耗很大的硅片面積。由此推斷，在不遠的將來，速度最高的高分辨率Σ-Δ調(diào)制型ADC的帶寬也不太可能高出幾Msps太多。第八章 數(shù)/模與模／數(shù)轉(zhuǎn)換1ADC的主要技術(shù)指標分辨率分辨率指ADC對輸入模擬信號的分辨能力。從理論上講，一個n位二進制數(shù)輸出ADC應(yīng)能區(qū)分輸入模擬電壓的

2n個不同量級，能區(qū)分輸入模擬電壓的最小值為滿量程輸入的1/2n。在最大