第十一章組合邏輯電路

11.4

組合邏輯電路的設(shè)計第11章組合邏輯電路11.1

集成基本門電路11.2

集成復合門電路11.3

組合邏輯電路的分析11.5

編碼器11.6

譯碼器11.7通用陣列邏輯第11章目錄

數(shù)字電路所研究的問題和模擬電路相比有以下幾個主要不同點：

（1）數(shù)字電路中的信號在時間上是離散的脈沖信號，而模擬電路中的信號是隨時間連續(xù)變化的信號。（2）數(shù)字電路所研究的是電路的輸入?輸出之間的邏輯關(guān)系，而模擬電路則是研究電路的輸入輸出之間的大小相位等問題。（3）在兩種電路中，晶體管的工作狀態(tài)不同。數(shù)字電路中晶體管工作在開關(guān)狀態(tài)，也就是交替地工作在飽和與截止兩種狀態(tài)，而在模擬電路中晶體管多工作在放大狀態(tài)。

本章將介紹幾種基本邏輯關(guān)系，邏輯代數(shù)，及邏輯代數(shù)化簡等問題。概述第11章目錄一類稱為模擬信號，它是指時間上和數(shù)值上的變化都是連續(xù)平滑的信號，如圖（a）中的正弦信號，處理模擬信號的電路叫做模擬電路。電子電路中的信號分為兩大類：一類信號稱為數(shù)字信號，它是指時間上和數(shù)值上的變化都是不連續(xù)的，如圖（b）中的信號，處理數(shù)字信號的電路稱為數(shù)字電路。(a)(b)第11章目錄脈沖信號是指作用時間很短的突變電壓或電流矩形波三角波梯形波尖頂波第11章目錄trtfUm0.9Um0.5Um0.1UmtwT實際的矩形波第11章目錄EABCF

與邏輯：當決定事件的各個條件全部具備之后，事件才會發(fā)生。（一）與門電路11.1

集成基本門電路門電路：實現(xiàn)各種邏輯關(guān)系的電路開關(guān)的接通與斷開可用0和1表示，如開關(guān)接通用1表示，開關(guān)斷開用0表示。燈亮可用1表示，燈滅可用0表示。A、B、C三個開關(guān)能組成8個狀態(tài)，它與F之間的邏輯關(guān)系如表，這種表示邏輯關(guān)系的表稱為邏輯狀態(tài)表，又稱真值表。ABCF00000000000111100001111010101011第11章11

1真值表ABCFF=ABC&與門真值表ABCF00000000000111100001111010101011與門邏輯符號邏輯式（一）與門電路實現(xiàn)與邏輯關(guān)系的電路稱為與門電路。開關(guān)的接通、斷開與燈亮的邏輯關(guān)系反映在邏輯電路中則是輸入和輸出電位的高與低。通常稱高電位為高電平，低電位為低電平，并分別用1和0來表示。這種邏輯關(guān)系稱為正邏輯，反之稱為負邏輯。第11章11

1（一）與門電路F=ABABF&ABF例：根據(jù)輸入A、B波形畫出輸出F波形。第11章11

1AEBCF或邏輯：當決定事件的各個條件中有一個或一個以上具備之后，事件就會發(fā)生。??或門真值表ABCF00010111110111100001111010101011或門邏輯符號或門邏輯式FABC>1F=A+B+C（二）或門電路實現(xiàn)或邏輯關(guān)系的電路稱為或門電路。第11章11

1（二）或門電路例：圖所示為一保險柜的防盜報警電路。保險柜的兩層門上各裝有一個開關(guān)。門關(guān)上時，開關(guān)閉合。當任一層門打開時，報警燈亮，試說明該電路的工作原理。F1K

>130

+5VS1S2第11章11

1EF非邏輯：

決定事件的條件只有一個，當條件具備時，

事件不會發(fā)生，條件不存在時，事件發(fā)生。A1FF=AAR??非門真值表AF0011非門邏輯符號非門邏輯式（三）非門電路實現(xiàn)非邏輯關(guān)系的電路稱為非門電路。第11章11

1（四）邏輯代數(shù)的基本運算規(guī)則及定理1.基本運算規(guī)則

或：0+1=1+0=1+10+0=0非：0=11=0A+A=1A+A=AA?A=0A?A=AA=A2.

邏輯代數(shù)的基本定律分配律：A(B+C)=A?B+A?CA+B?C=(A+B)?(A+C)反演定理：A?B=A+BA+B=A?B吸收規(guī)則：A+AB=A+B與：0?0=0?1=1?01?1=1推論：A+0=AA+1=1A?0=0?A=0A?1=A交換律：A+B=B+AA?B=B?A結(jié)合律：A+(B+C)=(A+B)+CA?(B?C)=(A?B)?C第11章11

1A+A=1A+A=AA?A=0A?A=AA=A例：證明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC例：證明A+AB+BC=A+B解：A+AB+BC=A+B(1+C)例：證明：若

F=AB+AB則

F=AB+AB解：F=AB+AB=AB?AB=(A+B)?(A+B)=AA+AB+AB+BB=AB+AB=A+B=A+B+BC（四）邏輯代數(shù)的基本運算規(guī)則及定理第11章11

1例：化簡Y=ABC+ABD+ABC+CD+BD解：Y=ABC+ABC+CD+B(AD+D)=ABC+ABC+CD+B(A+D)=ABC+ABC+CD+BA+BD=AB+ABC+CD+BD=B(A+AC)+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CD邏輯函數(shù)的化簡第11章11

1(1)最小項

在n個變量邏輯函數(shù)中，若m為包含n個因子的乘積項，而且這n個變量均以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項。

對n個變量的邏輯函數(shù)，共有2n個最小項。①定義如Y=AB，共有最小項4項：AB、AB、AB、AB②最小項的性質(zhì)a.在輸入變量的任何取值下,必有一個最小項,而且僅有一個最小項取值為1;b.任意兩個最小項的乘積為0;c.全體最小項之和為1。4.卡諾圖(選講)第11章11

1③最小項編號④最小項表達式

任何一個邏輯函數(shù)都可以表示成若干個最小項的和，即最小項表達式，它是一個標準“與—或”表達式，而且這種形式是唯一的。最小項的編號：m0=ABm1=ABm2=ABm3=ABAB、AB、AB、AB對于最小項：例1:Y=ABC+BC=ABC+BC（A+A）=ABC+ABC+ABC=m6+m7+

m3=

（m3,m6,m7)

最小項表達式第11章11

1如：A、B、C是三個邏輯變量，有以下八個乘積項稱為此三個變量的最小項特點(1)每個最小項均含有三個因子（n個變量則含n個因子）(2)每個變量均為原變量或反變量的形式在乘積項中出現(xiàn)一次(3)n個變量有2n個最小項第11章11

1m0m100000101最小項二進制數(shù)十進制數(shù)編號m2m3m4m5m6m7010011100101110111234567第11章11

1最小項之和形式標準的與或式邏輯函數(shù)最小項表達式⒈)用摩根定律去掉非號(多個變量上)直至只在一個變量上有非號為止⒉)用分配律去除括號，直至得到一個與或表達式⒊)配項得到最小項表達式由一般邏輯式→最小項表達式方法F(A、B、C、D)第11章11

1

將邏輯函數(shù)的最小項按一定規(guī)律填入一個方框內(nèi)，此方框稱為卡諾圖。AB01

010132ABC000111100101324

5760132457612131514891110ABCD0001111000011110ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCABCABCABCABCABCABCABCABABABAB二變量卡諾圖三變量卡諾圖四變量卡諾圖最小項編號(2)卡諾圖第11章11

1ABC000111100100000111Y=ABC+ABC+ABC由邏輯函數(shù)式得到其卡諾圖卡諾圖構(gòu)成的重要原則：幾何相鄰性：即兩個幾何位置相鄰的單元其輸入變量的取值只能有一位不同。0132457612131514891110ABCD0001111000011110ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD對稱相鄰性：即任意兩個對稱的單元其輸入變量的取值也只能有一位不同。如：ABCDABCD第11章11

1(3)邏輯函數(shù)卡諾圖的畫法(1)已知邏輯表達式ⅰ)邏輯表達式化成最小項表達式或者只需求出與或式ⅱ)畫變量卡諾圖ⅲ)在最小項對應的小方塊中填“1”

其余填入“0”說明：ⅰ)可直接按與或式填卡諾圖ⅱ)有時可按函數(shù)的反函數(shù)填卡諾圖,只需將L中的乘積項對應的小方塊中填入

“0”,其余填“1”即可(2)已知真值表ⅰ)畫變量卡諾圖ⅱ)將真值表中函數(shù)值為1的對應的變量取值組合的小方塊中填入“1”,其余填“0”即可0100011110001110CDAB例如：1111111000000000第11章11

1由函數(shù)的邏輯表達式畫卡諾圖例：將F(A、B、C、D)的卡諾圖畫出解：0100011110001110CDABAB111111BCD11ACDABC11AC1111m14,m15兩次填10000第11章11

1圖中給出輸入變量A、B、C的真值表，填寫函數(shù)的卡諾圖例:已知真值表如圖ABCL00000011010101111000101011011110A01BC01001110000011110011010101111101第11章11

12.

用卡諾圖化簡

根據(jù)相鄰單元的特點，只要有兩個相鄰單元取值同為1，可以將這兩個最小項合并成一項，并消去一個變量。ABC000111100111=BC(A+A)=BCY=ABC+ABC利用A+A=1的關(guān)系第11章11

1如果是四個幾何相鄰單元取值同為1，則可以合并，并消去兩個變量。ABC0001111001

1111ABC0001111001

1111Y=AY=

ABC+ABC+ABC+ABC

=AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC第11章11

1如果是八個相鄰單元取值同為1，則可以合并，并消去三個變量。ABC000111100111111111Y=1ABC000111100111Y=ABC+ABC=AC利用對稱相鄰性可以實現(xiàn)化簡第11章11

1利用對稱相鄰性化簡舉例ABCD0001111000011110ABCD00011110000111101111111111Y=BCDY=D第11章11

1利用對稱相鄰性化簡舉例ABCD0001111000011110ABCD000111100001111011111111Y=BD錯誤的圈法正確的圈法第11章11

1用卡諾圖化簡邏輯函數(shù)的步驟：(1)寫出最小項表達式；(2)畫卡諾圖；(3)合并最小項，即找出可以合并的最小項矩形組（簡稱畫圈）。一般規(guī)則是：如果有2n個最小項相鄰（n=1，2，3…)并排成一個矩形組,則它們定可合并為一項,并消去n個因子,合并后的結(jié)果中僅包含這些最小項的公共因子。

第11章11

1用卡諾圖化簡遵循的原則：（1）每個矩形組應包含盡可能多的最小項；（2）矩形組的數(shù)目應盡可能少；（3）各最小項可以重復使用，即同一個單元可以被圈在不同的矩形組內(nèi)；（4）所有等于1的單元都必須被圈過；（5）可以利用約束項。第11章11

1畫圈的步驟原始表達式表示在卡諾圖上識別8方格的包圍圈識別4方格的包圍圈識別2方格的包圍圈沒有相鄰項的單獨畫圈最簡與或表達式第11章11

1ABC000111100112753460例：化簡Y=AC+ABY=ABC+ABC+ABC111ACAB00000Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AC(B+B)+AB(C+C)=AC+AB（1）卡諾圖法（2）公式法第11章11

1ABC000111100111111100CBY=B+C例:第11章11

1ABCD000111100001111010111111

01011111例：某邏輯函數(shù)的表達式是：

Y=(AB.C.D)

=(0.2.3.5.6.8.9.10.11.12.13.14.15)試化簡。解：Y=A+CD+BC+BD+BCDACDBCBDBCD第11章11

1例2A01BC0100111010110110結(jié)論：邏輯函數(shù)最簡與或式不是唯一的例3AB0001CD01001110111011110111011111111∵∴結(jié)論：含0較少時，用求反較簡單第11章11

1無關(guān)項：使函數(shù)值不定，或根本不會出現(xiàn)的變量組合3、具有無關(guān)項的邏輯函數(shù)的化簡3)化簡方法：視化簡需要可作0或1處理。2)填函數(shù)的卡諾圖時，只在無關(guān)項對應的格內(nèi)填任意符號“Φ”、“d”或“×”無關(guān)項的定義——兩種無關(guān)項：約束項、任意項約束項：恒等于0的最小項。表示實際中根本不會出現(xiàn)的變量組合。任意項：某些變量數(shù)值為0或1時，對實際問題的結(jié)果沒有影響，此時函數(shù)整體的取值沒有意義，變量取這些值時為1的最小項。無關(guān)項寫入或不寫入邏輯函數(shù)表達式無關(guān)緊要，對函數(shù)表達的邏輯功能沒有影響，所以可以視需要決定是否將其加入表達式中。第11章11

1例1：已知函數(shù)：

求其最簡與或式0100011110001110CDAB解：

填函數(shù)的卡諾圖1111111

00000

化簡不考慮約束條件時：考慮約束條件時：0100011110001110CDAB1111111

00000具有無關(guān)項邏輯函數(shù)的化簡例題第11章11

1例2：NABCDL000000100011200100300111401000501011601100701111810000910011設(shè)計一位十進制數(shù)的判奇電路，當為奇數(shù)時輸出為1，否則為0。解：列真值表無關(guān)項：1010～1111L=∑m(1,3,5,7,9)+∑d(10～15)L=D結(jié)論：充分利用無關(guān)項，可將函數(shù)化為最簡。AB0001CD01001110111001010101xxxx01xx111第11章11

1(2)約束項在化簡邏輯函數(shù)中的應用AB0101ABY00001110111

例：某邏輯函數(shù)的真值表如下，約束條件AB=0，

試寫出最簡“與—或”表達式。

真值表110

解：（1）不考慮約束條件Y=AB+AB（2）考慮約束項

Y=AB+AB+AB=A+B第11章11

1ABC000111100112753460真值表ABCY0000001010111000111101001011111

0000把約束項視為1時，Y=A把約束項視為0時，Y=AB+AC101

例：某邏輯函數(shù)的真值表如下，試寫出最簡“與—或”表達式。第11章11

1(五)

邏輯函數(shù)的表示方法2.邏輯代數(shù)式1.邏輯圖F=BC+A3.真值表真值表ABCF11011111101111001010100110000011BCAB>11C&F第11章11

1

邏輯函數(shù)各種方法間的相互轉(zhuǎn)換一、已知邏輯圖求邏輯表達式用基本邏輯符號和連線構(gòu)成的圖形描述邏輯函數(shù)的方法：邏輯表達式真值表卡諾圖邏輯圖ABL&&&&&BBAAAB方法：逐級寫出邏輯表達式然后求和化簡例:已知函數(shù)的邏輯圖如下所示，試求它的邏輯函數(shù)式。ABY11111解：二、已知邏輯表達式求邏輯圖方法：先化簡→轉(zhuǎn)化為需要的形式→畫邏輯圖對其二次求非ACL&&&&&DB解：例:已知邏輯函數(shù)對應的邏輯圖。畫出&ABCY111&11ABCY00000010010001111000101111011110三、從真值表到邏輯函數(shù)式例:已知一奇偶判別函數(shù)的真值表圖，試寫出它的邏輯函數(shù)。四、從邏輯式列出真值表解：ABCY00000011010101101001101111011111例:已知邏輯函數(shù)求它對應的真值表。1.二極管與門電路

+12VABCDADBDC設(shè)

uA=0V，uB=uC=3.6VuF=0.3V

F=0uF=0.3VFDB、DC截止(六)基本門電路的構(gòu)成則

DA導通設(shè)

uDA=0.3V第11章11

1

+12VABCDADBDC設(shè)uA=

uB=uC=0VDA、DB、DC都導通F=0uF=0.3VFuF=0.3V1.二極管與門電路第11章11

1設(shè)uA=uB=uC=3V

uF=3.3V.F=11.二極管與門電路

+12VABCDADBDCuF=3.3VFDA、DB、DC都導通第11章11

11.二極管與門電路

+12VABCDADBDCF由以上分析可知：只有當A、B、C全為高電平時，輸出端才為高電平。正好符合與門的邏輯關(guān)系。F=ABCABCF&第11章11

1設(shè)

uA=3V，uB=uC=0V

則

DA導通

uF=3–0.3=2.7V

DB、DC截止，

F=1DA

–12VFABCDBDCuF=2.7V2.二極管或門電路第11章11

12.二極管或門電路DA

–12VFABCDBDC設(shè)

uA=uB=uC=3VDADB,DC都導通uF=2.7VuF=2.7V，F(xiàn)=1第11章11

12.二極管或門電路DA

–12VFABCDBDC設(shè)uA=uB=uC=0V

DA、

DB、DC都導通uF=–0.3VuF=–0.3V，F(xiàn)=0第11章11

12.二極管或門電路DA

–12VFABCDBDCF=A+B+C由以上分析可知：只有當A、B、C全為低電平時，輸出端才為低電平。正好符合或門的邏輯關(guān)系。FABC>1第11章11

13.非門電路設(shè)

uA=3V,T飽和導通?+12V+3VDRCT–12VRBRkAFuF=0.3VuF=0.3V,F=0,D截止第11章11

13.非門電路

設(shè)

uA=0V，

T截止，D導通

A1FF=A?+12V+3VDRCT–12VRBRkAFuF=3.3V?uF=3.3V,F=1由以上分析可知：當A為低電平時，輸出端為高電平。當A為高電平時，輸出端為低電平。正好符合非門的邏輯關(guān)系。第11章11

11.與門和非門構(gòu)成與非門

2.或門和非門構(gòu)成或非門F=ABCF=A+B+CABC1F&ABCF&（一）復合門電路11.2

集成復合門電路ABC>1FABC>11F第11章11

24.異或門

F=AB+AB5.同或門AC=FF=AB+ABABF=13.與或非門F=AB+CD（一）復合門電路ABCDF&&>1第11章11

2例：試用與非門來組成非門、與門及或門。AB&FA&F非門AB&&F與門=ABF=ABF=A+B=AB=A+BB&A&F&或門第11章11

3T1等效電路+5VA

B

CR1C1B1（二）TTL與非門電路+5VABCT1R1R2T2T3T4R3R4FD第11章11

2

設(shè)

uA=0V,

uB=uC=3.6V

則

VB1=0.7Vuo=5–uD–ube3–uR2（?。?/p>

=5–0.7–0.7=3.6VF=1+5VA

B

CR1C1B1T2、T4截止T3導通+5VABCT1R1R2T2T3T4R3R4Fuo=3.6VDVB1=0.7V拉電流設(shè)PN結(jié)正向壓降為0.7V（二）TTL與非門電路第11章11

2+5VABCT1R1R2T2T3T4R3R4uO

(F)

設(shè)

uA=uB=uC=3.6V，輸入端全部是高電平，

VB1升高，VB1=2.1V，

足以使T2，T4導通，

VC2=VCE2+VBE4=0.3+0.7=1V，使T3截止。

uO=0.3V，F(xiàn)=0。T1發(fā)射結(jié)全部反偏。灌電流T1R1+VccVB1=2.1VVC2=1VuO=0.3V+5VA

B

CR1C1B1（二）TTL與非門電路D第11章11

2由以上分析可知：當輸入端A、B、C均為高電平時，輸出端F為低電平。當輸入端A、B、C中只要有一個為低電平，輸出端就為高電平。正好符合與非門的邏輯關(guān)系。ABCF&F=ABC（二）TTL與非門電路第11章11

2+5VABT1R1R2T2T3T4R3R4FDENVB1=0.7VEN=0時，二極管D導通，

VB1=0.7V，T2、T4截止；使VC2=0.7V,T3截止，輸出端開路（高阻狀態(tài)）EN=1時，二極管D截止，

F=AB，同TTL與非門。VC2=0.7V(三)三態(tài)與非門電路第11章11

2AB&ENAB&ENAB&ENAB&EN用三態(tài)門接成總線結(jié)構(gòu)ABF&EN邏輯符號邏輯功能三態(tài)與非門邏輯符號和邏輯功能ABF&ENEN=0EN=1EN=0EN=1F=高阻F=高阻F=A?BF=A?B第11章11

2(四)TTL與非門的組件

TTL與非門組件就是將若干個與非門電路，經(jīng)過集成電路工藝制作在同一心片上。&+VC141312111098

1234567地74LS00&&&74LS00組件含有兩個輸入端的與非門四個。第11章11

2已知組合邏輯電路圖，確定它們的邏輯功能。分析步驟：（1）根據(jù)邏輯圖，寫出邏輯函數(shù)表達式

由輸入變量開始，逐級推導出各個門電路

的輸出，并將結(jié)果標明在圖上。

（2）對邏輯函數(shù)表達式化簡。（3）根據(jù)最簡表達式列出真值表。（4）由真值表確定邏輯電路的功能。11.3

組合邏輯電路的分析第11章11

3&例:分析下圖邏輯電路的功能。&&ABFAB=AB+AB異或門真值表ABF000011101110功能:當A、B取值不相同時，輸出為1。是異或門。AB=1F&AABBABAABBABF==AABAAB+AABBAB=A(A+B)+B(A+B)11.3

組合邏輯電路的分析第11章11

3&1例:分析下圖邏輯電路的功能。&1&ABFABABABF=ABAB=AB+AB真值表ABF001010100111功能:當A、B取值相同時，輸出為1。是同或電路。AB=FF=AB+AB=AB+AB第11章11

3例:分析下圖邏輯電路的功能。F1F2F3F1=A+B=ABF3=A+B=ABF2=A+BA+B+=(A+B)(A+B)=AB+AB11111AB真值表ABF1000010101110F2F310010010功能:

當A>B時,F1=1;

當A<B時,F3=1;

當A=B時,F2=1;是一位數(shù)字比較器第11章11

3一、舉例例1、ABZ=1CL=1ABCL00000011010101101001101011001111真值表邏輯功能：

三位奇偶校驗電路

或三位判奇電路000邏輯表達式：例2：試分析圖所示邏輯電路的功能。因此該電路為少數(shù)服從多數(shù)電路，稱表決電路。（1）邏輯表達式（2）真值表（3）判斷：多數(shù)輸入變量為1，輸出F為1；多數(shù)輸入變量為0，輸出F為0ABCF00000010010001111000101111011111真值表根據(jù)給定的邏輯要求，設(shè)計出邏輯電路圖。設(shè)計步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量，列出真值表。

（2）由真值表寫出邏輯函數(shù)表達式。

（3）化簡邏輯函數(shù)表達式。

（4）畫出邏輯圖。11.4

組合邏輯電路的設(shè)計第11章11

3三人表決電路例：設(shè)計三人表決電路10A+5VBCRF第11章11

3ABCF00000001101110001111010010111011真值表F=AB+AC+BC=AB+AC+BC=ABACBC邏輯代數(shù)式F=ABC+ABC+ABC+ABC=ABC+ABC+AB（C+C）=ABC+ABC+AB=ABC+A(BC+B)=ABC+A(C+B)=ABC+AB+AC=B(AC+A)+AC=B(C+A)+AC第11章11

3三人表決電路10A+5VBCRF=ABACBCF&&&&第11章11

3例：設(shè)計一個可控制的門電路，要求：當控制端

E=0時，輸出端Y=AB；當E=1時，輸出端Y=A+B控制端EABY00000001101110001111010010111011真值表輸入輸出Y=EB+EA+AB第7章

7.5&&&EABY>1(一)半加器：兩個二進制數(shù)相加，稱為“半加”，實現(xiàn)半加操作的電路叫做半加器。=1&ABFC

COFCABF=AB+AB=A+BC=AB半加器邏輯圖半加器邏輯符號真值表ABC0000101011F01011011.4

組合邏輯電路的設(shè)計第11章11

4(二)全加器：被加數(shù)、加數(shù)以及低位的進位三者相加稱為“全加”，實現(xiàn)全加操作的電路叫做全加器。AiBiCi-1Fi00000001101110001111010010111011真值表Ci01111000Fi=AiBiCi-1+

AiBiCi-1+AiBiCi-1

+AiBiCi-1+(AiBi+AiBi)Ci-1=(AiBi+AiBi)Ci-1=Ci-1+

Ci-1A+BA+B=Ai+Bi+Ci-1Ci=(Ai+Bi)Ci-1+AiBi第11章11

4AiBiCi-1Ci半加器半加器>1AiBi

COCiAiBiCIFiCi-1全加器邏輯符號由半加器及或門組成的全加器Fi=Ai

+Bi+Ci-1Ci=(Ai+Bi)Ci-1+AiBiAi+BiFi=Ai+Bi+Ci-1(Ai+Bi)Ci-1(二)全加器第11章11

4例：試構(gòu)成一個三位二進制數(shù)相加的電路Ci

S

iAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

Ci

S

iAi

Bi

Ci-1

S0S1S2C2A2

B2A1

B1A0

B0(二)全加器第11章11

4例：試用74LS183構(gòu)成一個四位二進制數(shù)相加的電路S0S1S2C3A2

B2A1

B12Ci2S

1Ci1S2A

2B

2Ci-11A1B1Ci

-174LS1832Ci2S

1Ci1S2A

2B

2Ci-11A1B1Ci

-174LS183S3A0

B0A3

B374LS183是加法器集成電路組件，含有兩個獨立的全加器。第11章11

4編碼：用數(shù)字或符號來表示某一對象或信號的過程稱為編碼。

n位二進制代碼可以表示2n個信號8421編碼：將十進制的十個數(shù)0、1、2…9編成二進制的8421（BCD碼）代碼，又稱二—十進制編碼。0000~1001每位的權(quán)：23、22、21、2011.5

編碼器第11章11

5編碼器&&&&???????????????+5VR10DCBA0123456789

0111DCBA=011111.5

編碼器第11章11

5數(shù)字集成編碼器T1147T114716151413121110912345678I4I5

I6

I7

I8

Y2Y1

地

VCCN

Y3I3I2I1I0Y0I0I8：信號輸入端低電平有效Y0~Y3：信號輸出端以反碼形式輸出11.5

編碼器第11章11

5

譯碼是編碼的反過程，將二進制代碼按編碼時的原意翻譯成有特定意義的輸出量。（一）二進制譯碼器若輸入變量的數(shù)目為n，則輸出端的數(shù)目N=2n例如：2線—4線譯碼器、3線—8線譯碼器、

4線—16線譯碼器等。現(xiàn)以2線—4線譯碼器為例說明

如輸入的信號是兩位數(shù)的二進制數(shù)，它有四種組合，共有四種輸出狀態(tài)。11.6

譯碼器第11章11

6（一）二進制譯碼器&&&&11111A1A2EF1F2F3F4A1、A2：輸入端F1~F4：輸出端E：使能端譯碼器真值表EA1A2F1F2F3F41

11110

0001110

0110110

1011010

111110第11章11

6（二）