微機(jī)原理與接口技術(shù)-第2章8086系統(tǒng)結(jié)構(gòu)3

微機(jī)原理與接口技術(shù)渤海大學(xué)尹作友12/20/20231第二章8086系統(tǒng)結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)8086CPU引腳及功能8086CPU存儲(chǔ)器組織8086CPU系統(tǒng)配置8086CPU時(shí)序12/20/202328086最小模式系統(tǒng)框圖時(shí)鐘發(fā)生器RESVccCLKREADYRESETRDWRM/IOALE8086CPUA19~A16AD15~AD0DENDT/RMN/MXVccSTB8282/8283OE8286/8287T地址/數(shù)據(jù)地址存儲(chǔ)器DATAI/O芯片DATABHEOEBHE20位16位地址總線數(shù)據(jù)總線復(fù)習(xí)12/20/202338086最大模式系統(tǒng)框圖OE時(shí)鐘發(fā)生器RESVccCLKREADYRESET8086CPUA19~A16AD15~AD0MN/MXSTB8282/8283OE8286/8287T地址/數(shù)據(jù)地址存儲(chǔ)器DATAI/O芯片DATABHES0S1S2地址總線數(shù)據(jù)總線S1CLKS0S2DENDT/RALEIORCIOWCMWTCMRDCINTAAENCLKS2S1S0AEN82898288多主控者系統(tǒng)總線復(fù)習(xí)12/20/20234有關(guān)概念介紹主頻，外頻，倍頻系數(shù)T狀態(tài)總線周期指令周期時(shí)序時(shí)序圖有關(guān)概念介紹

——主要內(nèi)容12/20/20235一、主頻，外頻，倍頻系數(shù)CPU是在時(shí)鐘信號(hào)的控制下工作時(shí)鐘信號(hào)是一個(gè)按一定電壓幅度，一定時(shí)間間隔發(fā)出的脈沖信號(hào)CPU所有的操作都以時(shí)鐘信號(hào)為基準(zhǔn);CPU按嚴(yán)格的時(shí)間標(biāo)準(zhǔn)發(fā)出地址，控制信號(hào);存儲(chǔ)器、接口也按嚴(yán)格的時(shí)間標(biāo)準(zhǔn)送出或接受數(shù)據(jù)。這個(gè)時(shí)間標(biāo)準(zhǔn)就是由時(shí)鐘信號(hào)確定。CLK有關(guān)概念介紹

——主頻，外頻，倍頻

12/20/20236CPU的主頻或內(nèi)頻指CPU的內(nèi)部工作頻率。主頻是表示CPU工作速度的重要指標(biāo)，在CPU其它性能指標(biāo)相同時(shí),主頻越高,CPU的速度越快CPU的外頻或系統(tǒng)頻率指CPU的外部總線頻率。倍頻系數(shù)指CPU主頻和外頻的相對(duì)比例系數(shù)。8088/8086/80286/80386的主頻和外頻值相同;有關(guān)概念介紹

——主頻，外頻，倍頻

有關(guān)概念介紹

——主頻，外頻，倍頻

12/20/20237從80486DX2開始，CPU的主頻和外頻不再相同，將外頻按一定的比例倍頻后得到CPU的主頻，即：

CPU主頻=外頻×倍頻系數(shù)

PC機(jī)各子系統(tǒng)時(shí)鐘(存儲(chǔ)系統(tǒng)，顯示系統(tǒng)，總線等)是由系統(tǒng)頻率按照一定的比例分頻得到。有關(guān)概念介紹

——主頻，外頻，倍頻

有關(guān)概念介紹

——主頻，外頻，倍頻

12/20/20238550MHzIDE2PentiumIII北橋440BXAGP南橋PIIX4ECMOS&RTCUSB超級(jí)I/OIDE1COM1COM2LPT1550MHzL1CacheL2Cache處理機(jī)總線100MHz100MHzPCI總線33MHzPCI插槽ISA插槽硬件實(shí)驗(yàn)箱ISA總線8MHz內(nèi)存條ROMBIOS顯示器硬盤光驅(qū)軟驅(qū)鍵盤鼠標(biāo)打印機(jī)MODEM66MHz顯卡內(nèi)頻外頻倍頻系數(shù)5.512/20/20239外頻性能指標(biāo)

8088CPU

頻率f：1秒內(nèi)的脈沖個(gè)數(shù)4.77MHz

周期T

=1/f210ns

占空比：高電平在一個(gè)周期中的比例1:3CLKT有關(guān)概念介紹

——主頻，外頻，倍頻

有關(guān)概念介紹

——主頻，外頻，倍頻

12/20/202310相鄰兩個(gè)脈沖之間的時(shí)間間隔，稱為一個(gè)時(shí)鐘周期，又稱T狀態(tài)（T周期）。二、T狀態(tài)

每個(gè)T狀態(tài)包括：下降沿、低電平、上升沿、高電平CLKT有關(guān)概念介紹

——T狀態(tài)12/20/202311CPU通過總線完成與存儲(chǔ)器、I/O端口之間的操作，這些操作統(tǒng)稱為總線操作。三、總線周期數(shù)據(jù)總線DB控制總線CB地址總線AB存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU有關(guān)概念介紹

——總線周期12/20/202312執(zhí)行一個(gè)總線操作所需要的時(shí)間稱為總線周期。有關(guān)概念介紹

——總線周期12/20/202313一個(gè)基本的總線周期通常包含4個(gè)T狀態(tài)，按時(shí)間的先后順序分別稱為T1、T2、T3、T4

總線周期T1T2T3T4CLK有關(guān)概念介紹

——總線周期12/20/202314執(zhí)行一條指令所需要的時(shí)間稱為指令周期。

執(zhí)行一條指令的時(shí)間:取指令、執(zhí)行指令、取操作數(shù)、存放結(jié)果所需時(shí)間的總和。 用所需的時(shí)鐘周期數(shù)表示。四、指令周期有關(guān)概念介紹

——指令周期12/20/202315例1

執(zhí)行ADD[BX],AX包含:

（1)取指令存儲(chǔ)器讀周期（2)取(DS:BX)內(nèi)存單元操作數(shù)存儲(chǔ)器讀周期（3)存放結(jié)果到(DS:BX)內(nèi)存單元存儲(chǔ)器寫周期②

執(zhí)行指令的過程中，需從存儲(chǔ)器或I/O端口讀取或存放數(shù)據(jù)，故一個(gè)指令周期通常包含若干個(gè)總線周期。有關(guān)概念介紹

——指令周期為實(shí)現(xiàn)某個(gè)操作，芯片上的引腳信號(hào)在時(shí)鐘信號(hào)的統(tǒng)一控制下，按一定的時(shí)間順序發(fā)出有效信號(hào)，這個(gè)時(shí)間順序就是時(shí)序。五、時(shí)序12/20/202316描述某一操作過程中，芯片/總線上有關(guān)引腳信號(hào)隨時(shí)間發(fā)生變化的關(guān)系圖，即時(shí)序圖。六、時(shí)序圖時(shí)間有關(guān)引腳信號(hào)T1T2T3T4A19~A0D7~D0ALECLKMEMR例IBMPC/XT總線上存儲(chǔ)器讀周期時(shí)序有關(guān)概念介紹

——時(shí)序圖

12/20/202317

時(shí)序圖以時(shí)鐘脈沖信號(hào)作為橫坐標(biāo)軸，表示時(shí)間順序；

縱軸上是有關(guān)操作的引腳信號(hào)隨時(shí)間發(fā)生變化的情況,

時(shí)序圖中左邊出現(xiàn)的事件發(fā)生在右邊之前。時(shí)間有關(guān)引腳信號(hào)T1T2T3T4A19~A0D7~D0ALECLKMEMR例IBMPC/XT總線上存儲(chǔ)器讀周期時(shí)序有關(guān)概念介紹

——時(shí)序圖

12/20/202318學(xué)習(xí)時(shí)序的目的:加深對(duì)指令執(zhí)行過程及計(jì)算機(jī)工作原理的了解。設(shè)計(jì)接口時(shí)，需考慮各引腳信號(hào)在時(shí)序上的配合。有關(guān)概念介紹

——時(shí)序圖

12/20/202319§2-58086CPU時(shí)序概述系統(tǒng)的復(fù)位和啟動(dòng)最小模式下的總線操作最小模式下的總線保持主要內(nèi)容第二章

8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序12/20/202320——概述概述概念：計(jì)算機(jī)工作過程：在時(shí)鐘脈沖CLK統(tǒng)一控制下的指令執(zhí)行過程。

8086的時(shí)鐘頻率為5MHz，時(shí)鐘周期或T狀態(tài)為200μs。

指令周期（InstructionCycle）：

執(zhí)行一條指令所需的時(shí)間稱為指令周期。不同指令的指令周期的長(zhǎng)短是不同的．一個(gè)指令周期由幾個(gè)總線周期組成。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序12/20/202321注意：在8086／8088CPU中，每個(gè)總線周期至少包含4個(gè)時(shí)鐘周期(T1~T4)，一般情況下，在總線周期的T1狀態(tài)傳送地址，T2~T4狀態(tài)傳送數(shù)據(jù)。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——概述②總線周期（BusCycle）：

BIU完成一次訪問存儲(chǔ)器或I/O端口操作所需要的時(shí)間，稱作一個(gè)總線周期。一個(gè)總線周期由幾個(gè)T狀態(tài)組成。③時(shí)鐘周期(ClockCycle)：CPU的時(shí)鐘頻率的倒數(shù)，也稱T狀態(tài)。12/20/202322系統(tǒng)的復(fù)位與啟動(dòng)復(fù)位信號(hào)：通過RESET引腳上的觸發(fā)信號(hào)來引起8086系統(tǒng)復(fù)位和啟動(dòng)，RESET至少維持4個(gè)時(shí)鐘周期的高電平。復(fù)位操作：當(dāng)RESET信導(dǎo)變成高電平時(shí)，8086／8088CPU結(jié)束現(xiàn)行操作，各個(gè)內(nèi)部寄存器復(fù)位成初值。標(biāo)志寄存器清零指令寄存器0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊(duì)列變空其它寄存器0000H第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——系統(tǒng)的復(fù)位與啟動(dòng)12/20/202323復(fù)位后程序執(zhí)行：代碼段寄存器CS=FFFFH，指令指針I(yè)P=0，從內(nèi)存的FFFF0H處開始執(zhí)行指令。在FFFF0處存放了一條無條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)引導(dǎo)程序的入口處，這樣系統(tǒng)啟動(dòng)后就自動(dòng)進(jìn)入系統(tǒng)程序?？善帘沃袛啾黄帘危簶?biāo)志寄存器被清0，，程序中要用指令STI來設(shè)置中斷允許標(biāo)志。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——系統(tǒng)的復(fù)位與啟動(dòng)12/20/202324CLKRESET復(fù)位內(nèi)部RESET三態(tài)門輸出信號(hào)浮空不作用狀態(tài)第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——系統(tǒng)的復(fù)位與啟動(dòng)12/20/202325系統(tǒng)的復(fù)位與啟動(dòng)(動(dòng)畫演示)第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序12/20/202326最小模式下的總線操作(1)讀總線周期（動(dòng)畫）第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202327讀總線周期一個(gè)最基本的讀總線周期包含4個(gè)T狀態(tài)，即T1、T2、T3、T4，在存儲(chǔ)器和外設(shè)速度較慢時(shí)，在T3后可插入1個(gè)或幾個(gè)等待狀態(tài)Tw。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202328T1狀態(tài)：M/IO信號(hào)在T1狀態(tài)有效，指出CPU是從內(nèi)存還是從I/O端口讀取數(shù)據(jù)。M/IO信號(hào)的有效電平一直保持到總線周期結(jié)束的T4狀態(tài)。T1狀態(tài)開始，20位地址信號(hào)通過多路復(fù)用總線輸出，指出要讀取的存儲(chǔ)器或I/O瑞口的地址。高4位地址從A19/S6-A16/S3地址／狀態(tài)線送出，低16位從AD15-AD0地址／數(shù)據(jù)線送出。ALE引腳上輸出一個(gè)正脈沖作地址鎖存信號(hào)。在T1狀態(tài)結(jié)束時(shí)，M/IO信號(hào)，地址信號(hào)均已有效，ALE的下降沿用作鎖存器8282的選通信號(hào)，使地址鎖存。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202329第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作④BHE信號(hào)有效，作為奇地址存儲(chǔ)體的選體信號(hào)，配合地址信號(hào)可實(shí)現(xiàn)存儲(chǔ)單元的尋址，它表示高8位數(shù)據(jù)線上的數(shù)據(jù)有效。⑤系統(tǒng)中若接有數(shù)據(jù)總線收發(fā)器8286時(shí)，在T1狀態(tài)，DT/R端輸出低電平，表示本總線周期為讀周期，用DT/R去控制8286接收數(shù)據(jù)。T2狀態(tài)：地址信號(hào)消失，A19/S6-A16/S3引腳上輸出狀態(tài)信息S6-S3，指出當(dāng)前正在使用的段寄存器及中斷允許情況。低位地址線AD15-AD0進(jìn)入高阻狀態(tài)，為讀取數(shù)據(jù)作準(zhǔn)備。12/20/202330BHE/S7變成高電平，輸出狀態(tài)信息S7，S7在設(shè)計(jì)中未賦于實(shí)際意義。RD信號(hào)有效，送到所有的存儲(chǔ)器和I/O端口，但只選通地址有效的存儲(chǔ)單元和I/O端口，使之能讀出數(shù)據(jù)。若系統(tǒng)中接有8286，DEN信號(hào)在T2狀態(tài)有效，作為8286的選通信號(hào)，使數(shù)據(jù)通過8286傳送。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202331T3狀態(tài)：T3狀態(tài)一開始，CPU采樣READY信號(hào)，若此信號(hào)為低電平表示系統(tǒng)中所連接的存儲(chǔ)器或外設(shè)工作速度較慢，數(shù)據(jù)沒有準(zhǔn)備好，要求CPU在T3和T4狀態(tài)之間再插入一個(gè)TW狀態(tài)。READY是通過時(shí)鐘發(fā)生器8284傳遞給CPU的。當(dāng)READY信號(hào)有效時(shí)，CPU讀取數(shù)據(jù)。在DEN＝0、DT/R＝0的控制下，內(nèi)存單元或I/O端門的數(shù)據(jù)通過數(shù)據(jù)收發(fā)器8286送到數(shù)據(jù)總線AD15-AD0上。CPU在T3周期結(jié)束時(shí)，讀取數(shù)據(jù)。S3S4指出了當(dāng)前訪問哪個(gè)段寄存器，若S3S4＝10，表示訪問CS段，讀取的是指令，CPU將它送入指令隊(duì)列中等待執(zhí)行，否則讀取的是數(shù)據(jù)，送入ALU進(jìn)行運(yùn)算。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202332Tw狀態(tài)：

CPU在每個(gè)TW狀態(tài)的前沿對(duì)READY信號(hào)采樣，若為低電平繼續(xù)插入TW狀態(tài)。當(dāng)在TW狀態(tài)采樣到READY信號(hào)為高電平時(shí)，在當(dāng)前TW狀態(tài)執(zhí)行完，進(jìn)入T4狀態(tài)，在最后一個(gè)TW狀態(tài)，數(shù)據(jù)肯定已出現(xiàn)在數(shù)據(jù)總線上，此時(shí)TW狀態(tài)的動(dòng)作與T3狀態(tài)一樣。CPU采樣數(shù)據(jù)線AD15-AD0。T4狀態(tài)：

CPU在T3與T4狀態(tài)的交界處采樣數(shù)據(jù)。然后在T4狀態(tài)的后半周期，數(shù)據(jù)從數(shù)據(jù)總線上撤除，各個(gè)控制信號(hào)和狀態(tài)信號(hào)線進(jìn)入無效狀態(tài)，DEN無效，總線收發(fā)器不工作，一個(gè)讀總線周期結(jié)束。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202333(2)寫總線周期第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202334T1狀態(tài)：

M/IO信號(hào)有效，指出CPU將數(shù)據(jù)寫入內(nèi)存還是I/O端口；CPU給出寫入存儲(chǔ)單元或I/O端口的20位物理地址；地址鎖存信號(hào)ALE有效，選存儲(chǔ)體信號(hào)BHE、A0有效，DT/R變高平，表示本總線周期為寫周期。T2狀態(tài)： 地址撤消，S6-S3狀態(tài)信號(hào)輸出；數(shù)據(jù)從CPU送到數(shù)據(jù)總線AD15-AD0，WR寫信號(hào)有效；DEN信號(hào)有效，作為數(shù)據(jù)總線收發(fā)器8286的選通信號(hào)。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202335T3狀態(tài)：

CPU采樣READY線，若READY信號(hào)無效，插入一個(gè)到幾個(gè)TW狀態(tài)，直到READY信號(hào)有效．存儲(chǔ)器或I/O設(shè)備從數(shù)據(jù)總線上取走數(shù)據(jù)。T4狀態(tài)： 從數(shù)據(jù)總線上撤消數(shù)據(jù)，各控制信號(hào)和狀態(tài)信號(hào)線變成無效；DEN信號(hào)變成高電平，總線收發(fā)器不工作。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202336幾點(diǎn)不同之處（寫總線周期與讀總線周期）：在T1狀態(tài)，DT/R信號(hào)為高電平，表示本總線周期為寫周期，即CPU將數(shù)據(jù)寫入存儲(chǔ)單元或I/O端口。在T2狀態(tài)，地址信號(hào)發(fā)出后，CPU立即向地址/數(shù)據(jù)總線AD15-AD0發(fā)出數(shù)據(jù)，數(shù)據(jù)信號(hào)保持到T4狀態(tài)的中間，使存儲(chǔ)器或外設(shè)一旦準(zhǔn)備好即可從數(shù)據(jù)總線取走數(shù)據(jù)。寫信號(hào)為WR(代替RD)，在T2狀態(tài)有效，維持到T4狀態(tài)，選通存儲(chǔ)器或I/O端口的寫入。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202337只有在CPU和存儲(chǔ)器或I/O接口之間傳輸數(shù)據(jù)時(shí)，CPU才執(zhí)行總線周期，當(dāng)CPU不執(zhí)行總線周期時(shí)(指令隊(duì)列6字節(jié)已裝滿，EU未申請(qǐng)?jiān)L問存儲(chǔ)器)，總線接口部件不和總線打交道，就進(jìn)入了總線空閑周期Ti。此時(shí)狀態(tài)信息S6-S3和前一個(gè)總線周期一樣，數(shù)據(jù)總線上信號(hào)不同，若前—個(gè)總線周期是讀周期，則AD15-AD0在Ti狀態(tài)處于高阻狀態(tài)，若前一個(gè)總線周期是寫周期，則AD15~AD0在Ti狀態(tài)繼續(xù)保持?jǐn)?shù)據(jù)有效。(3)總線空操作第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/202338在空閑周期中，雖然CPU對(duì)總線進(jìn)行空操作，但CPU內(nèi)部操作仍然進(jìn)行。例ALU執(zhí)行運(yùn)算，內(nèi)部寄存器之間數(shù)據(jù)傳輸?shù)龋碋U部件在工作。所以說，總線空操作是總線接口部件BIU對(duì)總線執(zhí)行部件EU的等待。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線操作12/20/2023394.最小模式下的總線保持在一個(gè)系統(tǒng)中，CPU以外的其它主模塊要求獲得控制總線的使用權(quán)時(shí)，向CPU發(fā)出總線請(qǐng)求信號(hào)HOLD。在每個(gè)時(shí)鐘脈沖的上升沿，CPU檢測(cè)HOLD引腳上的信號(hào)。如果檢測(cè)到HOLD為高電平，并且允許讓出總線，那么在總線周期的T4狀態(tài)或空閑狀態(tài)Ti之后的下一個(gè)時(shí)鐘周期，CPU發(fā)出總線響應(yīng)信號(hào)HLDA，并且讓出總線，直到HOLD信號(hào)無效，CPU才收回總線控制權(quán)。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線保持12/20/202340最小模式下的總線保持時(shí)序圖T4或TiCLKHOLDHLDA第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線保持12/20/202341HOLD信號(hào)變高電平后，CPU要在下一個(gè)時(shí)鐘周期的上升沿才檢測(cè)到。然后用T4或Ti狀態(tài)的下降沿使HLDA變成高電乎。若采樣到HOLD信號(hào)時(shí)，不在T4或Ti狀態(tài)，可能會(huì)延遲幾個(gè)時(shí)鐘周期，等到T4或Ti狀態(tài)才發(fā)HLDA信號(hào)。8086CPU一旦讓出總線控制權(quán)，使地址線，數(shù)據(jù)線及控制信號(hào)RD、WR、INTA、M/IO、DEN及DT/R處于浮空狀態(tài)，但ALE信號(hào)不浮空。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線保持12/20/202342③HOLD信號(hào)影響8086CPU的總線接口部件BIU的工作(總線浮空)，但執(zhí)行部件EU繼續(xù)執(zhí)行指令隊(duì)列中的指令，直到遇到需要使用總線的指令時(shí)，執(zhí)行部件EU才停下來。④當(dāng)總線請(qǐng)求結(jié)束，HOLD及HLDA信號(hào)變?yōu)榈碗娖綍r(shí)，CPU不立刻驅(qū)動(dòng)三總線，這些引腳繼續(xù)浮空，直到CPU執(zhí)行一條總線操作，才結(jié)束這些引腳的浮空狀態(tài)。因此，為了防止總線控制切換時(shí)，因沒有任何主模塊的驅(qū)動(dòng)而造成控制線電平飄移到最小電平以下。在控制線和電源之間要連接—個(gè)提拉電阻。第二章8086系統(tǒng)結(jié)構(gòu)

——8086CPU時(shí)序——最小模式下的總線保持12/20/2023438088CPU

I/O端口、存儲(chǔ)器讀周期時(shí)序圖CLKT1T2T3T4A19~A16/S6~S3IO/MA15~A8AD7~AD0ALERDDT/RDENS6~S3A7~A0A19~A16D7~D0高IO低M12/20/202344

A7~A0WRCLKA19~A16/S6~S3T1T2T3T4IO/MA15~A8DT/RDENA19~A16高IO低MS6~S3AD7~AD0ALED7~D08088CPU

I/O端口、存儲(chǔ)器寫周期時(shí)序圖12/20/202345CLKA19/S6~A16/S3AD15~AD0ALEM/IOBHE/S7RDDT/RDEN⑴最小模式下存儲(chǔ)器或I/O端口讀操作T1T2T3TWT4~~①②③④⑤⑥⑧⑨⑩②BHE輸出高：讀內(nèi)存低：讀I/O地址輸出狀態(tài)輸出地址輸出數(shù)據(jù)輸入T1狀態(tài)

①

M/IO信號(hào)指出CPU訪問的對(duì)象，=1訪問內(nèi)存，=0訪問外設(shè)。該信號(hào)的有效電平一直保持到總線周期結(jié)束的T4狀態(tài)。②

20位地址信號(hào)通過多路復(fù)用總線分別輸出訪問內(nèi)存或外設(shè)的端口地址。③作為奇存儲(chǔ)體的選擇信號(hào)BHE信號(hào)有效。

④

ALE引腳上輸出一個(gè)正脈沖作為地址鎖存信號(hào)。在T1狀態(tài)結(jié)束時(shí)，ALE的下降沿用做地址鎖存器的選通信號(hào)，使地址鎖存。⑤若系統(tǒng)中接有