數(shù)字邏輯與數(shù)字系統(tǒng)之時(shí)序邏輯電路

電子技術(shù)數(shù)字電路部分第五章

時(shí)序邏輯電路1第五章

時(shí)序邏輯電路§5.1概述§5.2寄存器

§5.4計(jì)數(shù)器的設(shè)計(jì)

§5.5計(jì)數(shù)器的應(yīng)用舉例

§5.3計(jì)數(shù)器的分析2

時(shí)序電路必然具有記憶功能，因而組成時(shí)序電路的基本單元是觸發(fā)器。時(shí)序邏輯電路的特點(diǎn)

在數(shù)字電路中，凡是任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和電路原來的狀態(tài)有關(guān)者，都叫做時(shí)序邏輯電路，簡(jiǎn)稱時(shí)序電路。組合邏輯電路存儲(chǔ)功能............XQYD§5.1概述3xix1y1yi組合電路邏輯組合邏輯電路存儲(chǔ)電路yiy1x1xid1diqiq1時(shí)序邏輯電路的結(jié)構(gòu)框圖組合邏輯電路的結(jié)構(gòu)框圖外部輸入外部輸出F-F控制輸入F-F狀態(tài)輸出4X——外部輸入Y——外部輸出D——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時(shí)序電路的結(jié)構(gòu)：1）由組合電路和存儲(chǔ)電路（觸發(fā)器）構(gòu)成。2）觸發(fā)器的狀態(tài)與電路的輸入信號(hào)共同決定了電路的輸出。5從電路結(jié)構(gòu)上看組合電路不含存儲(chǔ)信息的觸發(fā)器等元件。時(shí)序電路定含有存儲(chǔ)信息的元件—觸發(fā)器。從功能描述上看 組合電路 時(shí)序電路1.輸出方程Y=F(X) 1.輸出方程Y=F1(X,Qn)2.真值表 2.驅(qū)動(dòng)方程D= F2(X,Qn) 3.狀態(tài)方程Qn+1=F3(D,Qn) 4.狀態(tài)轉(zhuǎn)換圖6§5.2時(shí)序邏輯電路的一般分析方法一、分析時(shí)序邏輯電路的一般步驟1．由邏輯圖寫出下列各邏輯方程式：（1）各觸發(fā)器的時(shí)鐘方程。（2）時(shí)序電路的輸出方程。（3）各觸發(fā)器的驅(qū)動(dòng)方程。2．將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求得時(shí)序邏輯電路的狀態(tài)方程。3．根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖。4．根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時(shí)序邏輯電路的邏輯功能。7解：該電路為同步時(shí)序邏輯電路，時(shí)鐘方程可以不寫。（1）寫出輸出方程：

（2）寫出驅(qū)動(dòng)方程：二、同步時(shí)序邏輯電路的分析舉例例5.2.1：試分析圖5.2.2所示的時(shí)序邏輯電路。8（3）寫出JK觸發(fā)器的特性方程，然后將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：輸出方程簡(jiǎn)化為：由此作出狀態(tài)表及狀態(tài)圖。1Q0Q000110/0/0/15.2.3X=0時(shí)的狀態(tài)圖（4）作狀態(tài)轉(zhuǎn)換表及狀態(tài)圖

①當(dāng)X=0時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：9由此作出狀態(tài)表及狀態(tài)圖。將X=0與X=1的狀態(tài)圖合并起來得完整的狀態(tài)圖。1QQ0001001/1/0/05.2.4X=1時(shí)的狀態(tài)圖①當(dāng)X=1時(shí)：觸發(fā)器的次態(tài)方程簡(jiǎn)化為：輸出方程簡(jiǎn)化為：1Q0Q000110/0/0/15.2.3X=0時(shí)的狀態(tài)圖10（5）畫時(shí)序波形圖。根據(jù)狀態(tài)表或狀態(tài)圖，

可畫出在CP脈沖作用下電路的時(shí)序圖。11（6）邏輯功能分析：當(dāng)X=1時(shí)，按照減1規(guī)律從10→01→00→10循環(huán)變化，并每當(dāng)轉(zhuǎn)換為00狀態(tài)（最小數(shù)）時(shí)，輸出Z=1。該電路一共有3個(gè)狀態(tài)00、01、10。當(dāng)X=0時(shí)，按照加1規(guī)律從00→01→10→00循環(huán)變化，并每當(dāng)轉(zhuǎn)換為10狀態(tài)（最大數(shù)）時(shí)，輸出Z=1。所以該電路是一個(gè)可控的3進(jìn)制計(jì)數(shù)器。0001100/00/00/11/11/01/0圖5.2.5例5.2.1完整的狀態(tài)圖12三、異步時(shí)序邏輯電路的分析舉例例5.2.2：試分析圖5.2.7所示的時(shí)序邏輯電路該電路為異步時(shí)序邏輯電路。具體分析如下：（1）寫出各邏輯方程式。①時(shí)鐘方程：CP0=CP（時(shí)鐘脈沖源的上升沿觸發(fā)。）CP1=Q0（當(dāng)FF0的Q0由0→1時(shí)，Q1才可能改變狀態(tài)。）13（3）作狀態(tài)轉(zhuǎn)換表。（2）將各驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：（CP由0→1時(shí)此式有效）

（Q0由0→1時(shí)此式有效）

②輸出方程：③各觸發(fā)器的驅(qū)動(dòng)方程：14（5）邏輯功能分析由狀態(tài)圖可知：該電路一共有4個(gè)狀態(tài)00、01、10、11，在時(shí)鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個(gè)4進(jìn)制減法計(jì)數(shù)器，Z是借位信號(hào)。（4）作狀態(tài)轉(zhuǎn)換圖、時(shí)序圖。15§5.2寄存器和移位寄存器5.2.1寄存器寄存器寄存器的定義

—能夠暫存數(shù)據(jù)的部件。

寄存器的功能

—接收、存放、傳送數(shù)據(jù)。

寄存器的組成

—觸發(fā)器及門電路。說明：對(duì)寄存器中的觸發(fā)器只要求它具有置1、置0的功能即可，因而無論用何種類型的觸發(fā)器都可組成觸發(fā)器。16寄存器的種類1）并行輸入寄存器

輸入數(shù)據(jù)可同時(shí)送入寄存器內(nèi)。

2）串行輸入寄存器

亦稱“移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。

17Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)脈沖接收脈沖(CP)A0--A3：待存數(shù)據(jù)Q0--Q3：輸出數(shù)據(jù)

工作過程：接收脈沖到達(dá)后，將待存數(shù)據(jù)送至各D觸發(fā)器，取數(shù)脈沖加入后將所存數(shù)據(jù)送出。

四位數(shù)碼寄存器185.2.2移位寄存器

所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個(gè)移位脈沖的作用下，向左或向右移動(dòng)一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)19

根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結(jié)構(gòu)：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出20用波形圖表示如下：輸入D

＝1011Q3Q2Q1Q0CP00010010101011011110011121223.74LS194—四位雙向移位寄存器1）框圖控制方式選擇Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送數(shù)端左移送數(shù)端異步清零并行數(shù)據(jù)輸入并行數(shù)據(jù)輸出移位時(shí)鐘232）工作方式控制S1 S0

RD CP

工作方式0 0 1

保持0 1 1 ↑ 右移（

DIL=）1 0 1↑

左移（

DIR=）1 1 1↑

并行加載0異步清零243）功能 這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。254）用74194實(shí)現(xiàn)左移、右移及并行加載。CP

Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL數(shù)據(jù)

011右移串出26CP

Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

數(shù)據(jù)101左移串出27CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

111并行加載（4位并行數(shù)據(jù)輸入）28Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL?

11CP1000用74194構(gòu)成環(huán)型計(jì)數(shù)器：有2N-N種無效狀態(tài)，無自啟動(dòng)能力。1000010000010010Q0Q1Q2Q3

啟動(dòng)29Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL?

11CP0111Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

111111??預(yù)置單脈沖?例：用74194構(gòu)成廣告流水燈電路。30例3.M=7Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

01CP

&Q0Q1Q2Q3

0000100000010011110011100111111131計(jì)數(shù)器的功能和分類1.計(jì)數(shù)器的功能記憶輸入脈沖的個(gè)數(shù)。用于定時(shí)、分頻、產(chǎn)生節(jié)拍脈沖及進(jìn)行數(shù)字運(yùn)算等等。2.計(jì)數(shù)器的分類同步計(jì)數(shù)器和異步計(jì)數(shù)器。加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。有時(shí)也用計(jì)數(shù)器的計(jì)數(shù)循環(huán)規(guī)律(或稱模數(shù))來區(qū)分各種不同的計(jì)數(shù)器，如二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、二－十進(jìn)制計(jì)數(shù)器等等?！?.4計(jì)數(shù)器325.4.1異步計(jì)數(shù)器工作原理：4個(gè)JK觸發(fā)器都接成T’觸發(fā)器。每當(dāng)Q2由1變0，F(xiàn)F3向相反的狀態(tài)翻轉(zhuǎn)一次。每來一個(gè)CP的下降沿時(shí)，F(xiàn)F0向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)Q0由1變0，F(xiàn)F1向相反的狀態(tài)翻轉(zhuǎn)一次；每當(dāng)Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉(zhuǎn)一次；一、二進(jìn)制計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（1）二進(jìn)制異步加法計(jì)數(shù)器（4位）33由時(shí)序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計(jì)數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計(jì)數(shù)器也可作為分頻器。用“觀察法”作出該電路的時(shí)序波形圖和狀態(tài)圖。34工作原理：D觸發(fā)器也都接成T’觸發(fā)器。由于是上升沿觸發(fā)，則應(yīng)將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的時(shí)鐘脈沖輸入端相連，即從Q端取借位信號(hào)。它也同樣具有分頻作用。（2）二進(jìn)制異步減法計(jì)數(shù)器用4個(gè)上升沿觸發(fā)的D觸發(fā)器組成的4位異步二進(jìn)制減法計(jì)數(shù)器。35二進(jìn)制異步減法計(jì)數(shù)器的時(shí)序波形圖和狀態(tài)圖。在異步計(jì)數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉(zhuǎn)必須在相鄰觸發(fā)器產(chǎn)生進(jìn)位信號(hào)（加計(jì)數(shù)）或借位信號(hào)（減計(jì)數(shù)）之后才能實(shí)現(xiàn)，所以工作速度較低。為了提高計(jì)數(shù)速度，可采用同步計(jì)數(shù)器。36由于該計(jì)數(shù)器的翻轉(zhuǎn)規(guī)律性較強(qiáng)，只需用“觀察法”就可設(shè)計(jì)出電路：因?yàn)槭恰巴健狈绞?，所以將所有觸發(fā)器的CP端連在一起，接計(jì)數(shù)脈沖。

然后分析狀態(tài)圖，選擇適當(dāng)?shù)腏K信號(hào)。2．二進(jìn)制同步計(jì)數(shù)器（1）二進(jìn)制同步加法計(jì)數(shù)器37分析狀態(tài)圖可見：FF0：每來一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J0=K0=1。FF1：當(dāng)Q0=1時(shí)，來一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J1=K1=Q0

。FF2：當(dāng)Q0Q1=1時(shí)，來一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J2=K2=Q0Q1FF3：當(dāng)Q0Q1Q2=1時(shí)，

來一個(gè)CP，向相反的狀態(tài)翻轉(zhuǎn)一次。所以選J3=K3=Q0Q1Q238將加法計(jì)數(shù)器和減法計(jì)數(shù)器合并起來，并引入一加/減控制信號(hào)X便構(gòu)成4位二進(jìn)制同步可逆計(jì)數(shù)器，各觸發(fā)器的驅(qū)動(dòng)方程為：就構(gòu)成了4位二進(jìn)制同步減法計(jì)數(shù)器。（3）二進(jìn)制同步可逆計(jì)數(shù)器（2）二進(jìn)制同步減法計(jì)數(shù)器分析4位二進(jìn)制同步減法計(jì)數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅(qū)動(dòng)方程改為：39作出二進(jìn)制同步可逆計(jì)數(shù)器的邏輯圖：當(dāng)控制信號(hào)X=0時(shí)，F(xiàn)F1～FF3中的各J、K端分別與低位各觸發(fā)器的端相連，作減法計(jì)數(shù)。實(shí)現(xiàn)了可逆計(jì)數(shù)器的功能。當(dāng)控制信號(hào)X=1時(shí)，F(xiàn)F1～FF3中的各J、K端分別與低位各觸發(fā)器的Q端相連，作加法計(jì)數(shù)。40當(dāng)N=2n時(shí)，就是前面討論的n位二進(jìn)制計(jì)數(shù)器；當(dāng)N≠2n時(shí)，為非二進(jìn)制計(jì)數(shù)器。非二進(jìn)制計(jì)數(shù)器中最常用的是十進(jìn)制計(jì)數(shù)器。二、非二進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器又稱模N計(jì)數(shù)器。411．8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器用前面介紹的同步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析。（1）寫出驅(qū)動(dòng)方程：42（2）轉(zhuǎn)換成次然后將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：

先寫出JK觸發(fā)器的特性方程43設(shè)初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進(jìn)行計(jì)算，得狀態(tài)轉(zhuǎn)換表如表5.3.5所示。（3）作狀態(tài)轉(zhuǎn)換表。44（4）作狀態(tài)圖及時(shí)序圖。45由于電路中有4個(gè)觸發(fā)器，它們的狀態(tài)組合共有16種。而在8421BCD碼計(jì)數(shù)器中只用了10種，稱為有效狀態(tài)。其余6種狀態(tài)稱為無效狀態(tài)。當(dāng)由于某種原因，使計(jì)數(shù)器進(jìn)入無效狀態(tài)時(shí)，如果能在時(shí)鐘信號(hào)作用下，最終進(jìn)入有效狀態(tài)，我們就稱該電路具有自啟動(dòng)能力。（5）檢查電路能否自啟動(dòng)用同樣的分析的方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉(zhuǎn)換圖?？梢?，該計(jì)數(shù)器能夠自啟動(dòng)。46CP2=Q1（當(dāng)FF1的Q1由1→0時(shí)，Q2才可能改變狀態(tài)。）用前面介紹的異步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析：（1）寫出各邏輯方程式。

①時(shí)鐘方程：

CP0=CP（時(shí)鐘脈沖源的下降沿觸發(fā)。）CP1=Q0（當(dāng)FF0的Q0由1→0時(shí)，Q1才可能改變狀態(tài)。)CP3=Q0（當(dāng)FF0的Q0由1→0時(shí)，Q3才可能改變狀態(tài))2．8421BCD碼異步十進(jìn)制加法計(jì)數(shù)器47②各觸發(fā)器的驅(qū)動(dòng)方程：48（2）將各驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：（CP由1→0時(shí)此式有效）（Q0由1→0時(shí)此式有效）

（Q1由1→0時(shí)此式有效）

（Q0由1→0時(shí)此式有效）

49設(shè)初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進(jìn)行計(jì)算，得狀態(tài)轉(zhuǎn)換表。（3）作狀態(tài)轉(zhuǎn)換表。50二-五-十進(jìn)制異步計(jì)數(shù)器1.框圖M=5M=2Q0Q1Q2Q3Q0Q1Q2Q3

D0

D1

D2

D3中規(guī)模集成計(jì)數(shù)器51CP0CP1Q0Q1Q2Q3D0D1

D2D354LS196—M=2計(jì)數(shù)器的計(jì)數(shù)脈沖—M=5計(jì)數(shù)器的計(jì)數(shù)脈沖Q0~Q3—計(jì)數(shù)器的輸出D0~

D3—計(jì)數(shù)器的數(shù)據(jù)輸入—異步清零輸入端—異步清零輸入端52應(yīng)用舉例1）M=2計(jì)數(shù)器CP0CP1Q0Q1Q2Q3D0D1D2D354LS196CP輸出532）M=5計(jì)數(shù)器CP輸出CP0CP1Q0Q1Q2Q3D0D1D2D354LS196543）M=10計(jì)數(shù)器CP?最低位最高位CP0CP1Q0Q1Q2Q3D0D1

D2D354LS19655例.M=100CP0CP1Q0Q1Q2Q3D0D1D2D354LS196(個(gè)位)CP?CP0CP1Q0Q1Q2Q3D0D1D2D354LS196(十位)??權(quán)：124810204080565758595.4.3N進(jìn)制計(jì)數(shù)器1.由觸發(fā)器構(gòu)成的N進(jìn)制計(jì)數(shù)器例：設(shè)計(jì)8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器確定觸發(fā)器的級(jí)數(shù)和類型列狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換條件表求驅(qū)動(dòng)方程畫出邏輯圖校驗(yàn)601.確定觸發(fā)器的級(jí)數(shù)和類型一般采用JK觸發(fā)器或D觸發(fā)器，因?yàn)榧僧a(chǎn)品中只提供這兩個(gè)品種。由于JK觸發(fā)器的邏輯功能最齊全，設(shè)計(jì)結(jié)果往往比較簡(jiǎn)單，所以經(jīng)常用JK觸發(fā)器，在大規(guī)模集成電路中則經(jīng)常采用D觸發(fā)器。612.列狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換條件表623.求驅(qū)動(dòng)方程634.畫出邏輯圖5.校驗(yàn)6465662.移位寄存器型N進(jìn)制計(jì)數(shù)器1.環(huán)型計(jì)數(shù)器（M=N）D1Q1D2Q2D3Q3???D0Q0CPQ0Q1Q2Q3

1000010000010010主循環(huán)67110001101001001111011110101101111010000001011111無效循環(huán)68123CP41234Q0Q1Q2Q369自啟動(dòng)邏輯電路的設(shè)計(jì)（1）將正常時(shí)序和多余狀態(tài)排列成表（2）根據(jù)要求寫出各狀態(tài)反饋的反饋函數(shù)的真值。70（3）做反饋函數(shù)的卡諾圖，求出反饋函數(shù)（4）斷開原來的反饋線，按求出的反饋邏輯重新設(shè)置反饋電路。71自啟動(dòng)環(huán)型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖722.扭環(huán)型計(jì)數(shù)器D1Q1D2Q2D3Q3???D0Q0CPQ0Q1Q2Q3

00001000000100111100111001111111有效循環(huán)此為循環(huán)碼7300101001010110110100101001101101無效循環(huán)有2N-2N種無效狀態(tài)，無自啟動(dòng)能力。74自啟動(dòng)邏輯電路的設(shè)計(jì)（1）根據(jù)真值表填卡諾圖。找出異常時(shí)序進(jìn)入正常時(shí)序的突破口。75標(biāo)有r的方格應(yīng)按原來的“1”看，兩個(gè)有s的方格視為“1”可使反饋函數(shù)最簡(jiǎn)。則有：76773.用集成計(jì)數(shù)器芯片構(gòu)成的N進(jìn)制計(jì)數(shù)器集成計(jì)數(shù)器品種很多，最常用的有：2/10進(jìn)制可預(yù)制同步加法計(jì)數(shù)器（異步清除），如74LS160、74HC160等。2/16進(jìn)制可預(yù)制同步加法計(jì)數(shù)器（異步清除），如74LS161、74HC161等。2/10進(jìn)制可預(yù)制同步加法計(jì)數(shù)器（同步清除），如74LS162、74HC162等。2/16進(jìn)制可預(yù)制同步加法計(jì)數(shù)器（同步清除），如74LS163、74HC163等。782/10進(jìn)制可預(yù)制同步可逆計(jì)數(shù)器（加減控制），如74LS190、74HC190等。2/16進(jìn)制可預(yù)制同步可逆計(jì)數(shù)器（加減控制），如74LS191、74HC191等。2/5分頻異步加法計(jì)數(shù)器，如74LS90、74LS290等。792/10和2/16進(jìn)制可預(yù)制同步加法計(jì)數(shù)器74LS160/161功能表808182計(jì)數(shù)器的擴(kuò)展83例：用集成計(jì)數(shù)器74160和與非門組成的6進(jìn)制計(jì)數(shù)器。組成任意進(jìn)制計(jì)數(shù)器（1）異步清零法異步清零法適用于具有異步清零端的集成計(jì)數(shù)器。84（2）同步清零法同步清零法適用于具有同步清零端的集成計(jì)數(shù)器。例：用集成計(jì)數(shù)器74163和與非門組成的6進(jìn)制計(jì)數(shù)器。85（3）異步預(yù)置數(shù)法異步預(yù)置數(shù)法適用于具有異步預(yù)置端的集成計(jì)數(shù)器。例：用集成計(jì)數(shù)器74191和與非門組成的余3碼10進(jìn)制計(jì)數(shù)器。86（4）同步預(yù)置數(shù)法同步預(yù)置數(shù)法適用于具有同步預(yù)置端的集成計(jì)數(shù)器。例：用集成計(jì)數(shù)器74160和與非門組成的7進(jìn)制計(jì)數(shù)器。87先將兩芯片采用同步級(jí)聯(lián)方式連接成100進(jìn)制計(jì)數(shù)器，然后再用異步清零法組成了48進(jìn)制計(jì)數(shù)器。解：因?yàn)镹＝48，而74160為模10計(jì)數(shù)器，所以要用兩片74160構(gòu)成此計(jì)數(shù)器。例用具有異步清零端的74160組成48進(jìn)制計(jì)數(shù)器。88CP0CP1Q0Q1Q2Q3S91S92

R01

R0274LS90CP0—M=2計(jì)數(shù)器的計(jì)數(shù)脈沖CP1—M=5計(jì)數(shù)器的計(jì)數(shù)脈沖Q0—M=2計(jì)數(shù)器的進(jìn)位輸出Q3—M=5計(jì)數(shù)器的進(jìn)位輸出S91、S92—異步預(yù)置9輸入端R01、R02—異步清零輸入端892.功能表輸入輸出CPS91S92R01R02Q3Q2Q1Q0

111001

異步置9S91?

S92=10110

000

異步清零