實(shí)驗(yàn)二-基本門電路邏輯功能的測試

實(shí)驗(yàn)二根本門電路邏輯功能的測試一、實(shí)驗(yàn)?zāi)康?．熟悉能主要門電路的邏輯功；2．掌握根本門電路邏輯功能的測試方法。二、使用儀器DZX-2B型電子學(xué)綜合實(shí)驗(yàn)裝置(簡稱實(shí)驗(yàn)臺(tái))。三、實(shí)驗(yàn)原理1集成電路芯片介紹主要的門電路包括與非門、或非門和與或非門。在數(shù)字電路中廣泛應(yīng)用。無論大規(guī)模集成電路多么復(fù)雜，但內(nèi)部也還是由這些根本門電路構(gòu)成，因此，熟悉它們的功能十分重要。1413121110981234567141312111098123456774LS20NCNCVccGND&&123456714131211109874LS02VccGND≥1≥1≥1≥1141312111098141312111098123456774LS04VccGND141312111098141312111098123456774LS54+VccGND&&&&圖2圖2-1邏輯圖及外引線排列數(shù)字電路實(shí)驗(yàn)中所用到的集成芯片多為雙列直插式，其引腳排列規(guī)那么如圖2-1。其識(shí)別方法是：正對集成電路型號(hào)或看標(biāo)記〔左邊的缺口或小圓點(diǎn)標(biāo)記〕，從左下角開始按逆時(shí)針方向以1，2，3…依次排列到最后一腳。在標(biāo)準(zhǔn)形TTL集成電路中，電源端Vcc一般排在左上端，接地端〔GND〕一般排在右下端，如74LS00。假設(shè)集成芯片引腳上的功能標(biāo)號(hào)為NC，那么表示該引腳為空腳，與內(nèi)部電路不連接。本實(shí)驗(yàn)采用的芯片是74LS00二輸入四與非門、74LS20四輸入二與非門、74LS02二輸入四或非門、74LS04六非門、74LS54雙二雙三輸入與或非門，邏輯圖及外引線排列圖見圖2-1〔74LS00見實(shí)驗(yàn)一中圖1-1(d)〕。2.邏輯表達(dá)式:非門2-12輸入端與非門2-24輸入端與非門2-3或非門2-4對于與非門,其輸入中任一個(gè)為低電平“0〞時(shí)，輸出便為高電平“1〞。只有當(dāng)所有輸入都為高電平“1〞時(shí)，輸出才為低電平“0〞。對于TTL邏輯電路，輸入端如果懸空可看做；邏輯1，但為防止干擾信號(hào)引入，一般不懸空，可將多余的輸入端接高電平或者和一個(gè)有用輸入端連在一起。對MOS電路輸入端不允許懸空。對于或非門，閑置輸入端應(yīng)接地或低電平,也可以和一個(gè)有用輸入端連在一起。四、實(shí)驗(yàn)內(nèi)容及步驟1．邏輯功能測試①與非門邏輯功能的測試：*將74LS20插入實(shí)驗(yàn)臺(tái)14P插座，注意集成塊上的標(biāo)記，不要插錯(cuò)。*將集成塊Vcc端與電源+5V相連，GND與電源“地〞相連。*選擇其中一個(gè)與非門，將其4個(gè)輸入端A、B、C、D分別與四個(gè)邏輯開關(guān)相連，輸出端Y與邏輯筆或邏輯電平顯示器相連，如圖2-2。根據(jù)表2-1中輸入端的表2-1表2-1輸入端輸出端ABCDLEDY1111滅00111亮10011亮10001亮10000亮1接邏輯電平接邏輯電平接電平顯示DCBAYVccGND1/274LS20圖2-2147&②或非門邏輯功能的測試：表2-2將74LS02集成芯片按照上述方法插入實(shí)驗(yàn)臺(tái)的14P插座，選擇其中一個(gè)或非門，將其輸入端與邏輯電平相連，輸出端與邏輯電平顯示器相連，如圖2-3。根據(jù)表2-2表2-2輸入端輸出端ABLEDY00亮101滅010滅011滅0接邏輯電平接邏輯電平接電平顯示BAYVccGND1/474LS02圖2-3147≥1③將74LS54集成芯片按照上述方法插入實(shí)驗(yàn)臺(tái)的14P插座，將其輸入端1、2、12、13分別與四個(gè)邏輯電平相連，其余輸入端接地〔不允許輸入端懸空〕，輸出端與邏輯電平顯示器相連，如圖2-4。根據(jù)表2-3中輸入端的不同狀態(tài)組合，分別測出輸出端的相應(yīng)狀態(tài)，并將結(jié)果填入其中。輸入端輸出端3、4、5、9、10、11121213LED601010亮101110滅001100滅001011滅000011滅000010亮1表2表2-3339541213211110VccGND14774LS54接邏輯電平接電平顯示6圖2-4≥1&&&&④用上述同樣的方法測試74LS00、74LS04的邏輯功能。畫出實(shí)驗(yàn)電路圖，并自擬表格記錄數(shù)據(jù)。

2．傳輸性能和控制功能的測試參照圖2-5，從74LS00芯片中選取一個(gè)2輸入與非門，A輸入端接頻率為1Hz的脈沖信號(hào)，B輸入端接邏輯電平開關(guān)，輸出端Y接示波器。用雙蹤示波器同時(shí)觀察A輸入端的脈沖波形和輸出端Y的波形，并注意兩者之間的相位關(guān)系。按表2-4的要求測試，并將結(jié)果填入表中。接邏輯電平接邏輯電平接示波器BAYVccGND&圖2-51471Hz連續(xù)脈沖1/474LS00表2表2-4輸入端輸出端ABLEDY0亮11閃0、1交替參照圖2-6，從74LS02芯片中選取一個(gè)2輸入或非門，A輸入端接頻率為1Hz的脈沖信號(hào)，B輸入端接邏輯電平開關(guān)，輸出端Y接示波器，將測試結(jié)果填入表2-5。接邏輯電平接邏輯電平接示波器BAYVccGND≥1圖2-61471Hz連續(xù)脈沖1/474LS02表2表2-5輸入端輸出端ABLEDY0閃0、1交替1滅0參照圖2-7，將74LS54集成芯片將其輸入端2、12、13分別與四個(gè)邏輯電平相連，輸入端1接頻率為1Hz的脈沖信號(hào)，其余輸入端接地〔不允許輸入端懸空〕，輸出端與邏輯電平顯示器相連。按表2-6的要求測試，并將結(jié)果填入表中。表2-表2-639541213211110VccGND14774LS54接邏輯電平接電平顯示6圖2-7接1Hz連續(xù)脈沖&&&&≥1輸入端輸出端3、4、5、9、10、11131221LED6000亮1010滅0001閃0、1交替011滅0輸入端輸出端ABLEDY00亮101亮110亮111滅074LS00邏輯功能測試表74LS00邏輯功能測試表接邏輯電平接邏輯電平接電平顯示BAYVccGND&74LS00邏輯功能測試參考圖1471/474LS0074LS04邏輯功能測試表A74LS04邏輯功能測試表AY接邏輯電平接電平顯示714VccGND1/674LS0474LS04邏輯功能測試參考圖輸入端輸出端AY0110五實(shí)驗(yàn)報(bào)告及要求1、畫出標(biāo)準(zhǔn)的測試電路圖及各個(gè)表格。2、記錄測試所得數(shù)據(jù)，并對結(jié)果進(jìn)行分析。由表2-1結(jié)果可以看出：與非門電路中，只有當(dāng)所有輸入端接高電平時(shí)，輸出為低電平；否那么為輸出為高電平。由表2-2結(jié)果可以看出：或非門電路中，只有當(dāng)所有輸入端接低電平時(shí)，輸出為高電平；否那么為輸出為低電平。由表2-4結(jié)果可以看出：與非門電路中，輸入端接低電平有效；由表2-4結(jié)果可以看出：或非門電路中，輸入端接高電平有效；由表2-4和表2-5結(jié)果可以看出：二輸入端的與非門電路和或非門電路，可以看成可控反向器。3、簡述與非門、或非門閑置腳的和處理方法。對于TTL邏輯電路，輸入端如果懸空可看做；邏輯1，但為防止干擾信號(hào)引入，一般不懸空，可將