微型計算機 第6章 微機存儲器系統(tǒng)

1存儲器是計算機中存儲信息的部件。它可以把需要CPU處理的程序和原始數(shù)據(jù)存儲起來，處理時自動而連續(xù)地從存儲器中取出程序中的指令并執(zhí)行指令規(guī)定的操作。程序執(zhí)行過程中的數(shù)據(jù)也可利用存儲器保存起來。這就是說，計算機每完成一條指令，至少有一次為了取指而訪問存儲器。第6章微機存儲器系統(tǒng)26.1概述

6.1.1存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu)——就是把各種不同存儲容量，不同存儲速度的存儲器，按照一定的體系結(jié)構(gòu)方式組織起來，使所存放的程序數(shù)據(jù)按層次分布在各種存儲器中。三級存儲系統(tǒng)：高速緩沖存儲器——主存儲器——外存儲器31．主存儲器—外存儲器（彌補主存容量的不足）主存（內(nèi)存）：一般把具有一定容量且速度較高的存儲器作為內(nèi)存，CPU可直接用指令對內(nèi)存儲器進行讀寫。存放現(xiàn)行程序和數(shù)據(jù)，存取速度快，容量有限，是主機的一部分。通常用半導體存儲器作為內(nèi)存。4內(nèi)存-外存存儲層次的形成解決了存儲器的大容量和低成本之間的矛盾外存（輔存或海存）：存儲容量大、速度較低、位于主機之外的存儲器。用來存放當前暫時不用的程序和數(shù)據(jù)。CPU不能直接用指令對外存進行讀寫。要使用外存中的信息，必須先將它調(diào)入內(nèi)存。52．主存儲器—高速緩沖存儲器為使主存儲器與CPU的速度相匹配，提高CPU訪問存儲器的速度，在CPU和內(nèi)存中間設(shè)置高速緩沖器（cache）。高速緩存-內(nèi)存層次的形成解決了速度與成本的矛盾。6

在現(xiàn)代微機中同時采用這兩種存儲層次，構(gòu)成cache-內(nèi)存-外存三級存儲系統(tǒng)。這三級存儲系統(tǒng)的形成，滿足了現(xiàn)代微型計算機對存儲系統(tǒng)的速度快、容量大且價格低廉的要求。63．虛擬存儲技術(shù)

76.1.2存儲器的分類

1．按存取方式分類（1）隨機存儲器（RAM）既可讀又可寫，又稱讀/寫存儲器。如主存。（2）只讀存儲器（ROM）

只能讀，不能寫。存放固定不變的系統(tǒng)程序和子程序等。（3）順序存儲器（SAM）

按照順序進行讀/寫，如磁帶。

82．按存儲器載體分類（1）磁介質(zhì)存儲器速度較慢，一般用作外存。如磁盤、磁帶等。（2）半導體存儲器容量大，速度快，體積小，功耗低，廣泛用于大、中、小及微型機中作內(nèi)存（3）光存儲器速度快，但需復雜的硬件，主要用作外存96.1.3存儲器的基本組成半導體存儲器的內(nèi)部結(jié)構(gòu)為例

存儲體：核心。一個基本存儲電路可存入一個二進制數(shù)碼譯碼電路讀/寫電路：位于存儲體與數(shù)據(jù)總線之間，是存儲體的控制電路輸入/輸出緩沖器：連接在多片RAM的數(shù)據(jù)線上，寬度取決于存儲器字長。6106.1.4存儲器的技術(shù)指標1．存儲容量——通常以允許存放的字數(shù)×位數(shù)或字節(jié)數(shù)表示存儲器的容量。32K161KB=210B=1024B，1MB=210KB=1024KB2．存取周期(又稱讀寫周期或訪問周期)通常指連續(xù)存入或取出兩個數(shù)據(jù)所間隔的時間。3．取數(shù)時間——從CPU發(fā)出讀命令開始，直到存儲器獲得有效讀出信號的一段時間。4．可靠性——通常以平均無故障工作時間來衡量存儲器的可靠性。5．經(jīng)濟性——常以“性能價格比”來衡量存儲器經(jīng)濟性能的好壞。116.2隨機讀寫存儲器6.2.1靜態(tài)RAM

1．靜態(tài)RAM的工作原理MOS型靜態(tài)RAM的基本存儲單元，可由六個MOS場效應晶體管構(gòu)成，其基本存儲單元電路如圖所示。VF1,VF2：組成雙穩(wěn)態(tài)觸發(fā)器VF3,VF4：負載管VF5,VF6：控制管12設(shè)VF1截止，VF2導通，為1；

VF2截止，VF1導通，為0；（A點狀態(tài)）VF1截止，VF2導通時，A點為1，B點為0

VF2截止，VF1導通時，A點為0，B點為1132．靜態(tài)RAM組成將多個存儲單元按一定方式排列起來，就組成了一個靜態(tài)RAM存儲器，如圖6-4所示。

6143．靜態(tài)RAM舉例Intel21141K×4位6464矩陣6156.2.2動態(tài)RAM存儲的信息具有一定的時間性，在很短的時間內(nèi)，其數(shù)據(jù)是有效的，超過一定的時間，數(shù)據(jù)就消失了。為了使數(shù)據(jù)常在，就要周期性地對所在數(shù)據(jù)重寫（刷新），這種存儲器為動態(tài)存儲器。(1)四管動態(tài)存儲單元(2)三管動態(tài)存儲單元(3)單管動態(tài)存儲單元166.3半導體只讀存儲器6.3.1掩膜式只讀存儲器ROM制造廠家根據(jù)程序設(shè)計者編好的程序組成的“1”、“0”代碼矩陣，利用集成電路工藝制造出相應的掩膜圖案并生產(chǎn)出ROM芯片。這種ROM中的信息是永久性存儲。使用時只能讀出而不能寫入新內(nèi)容。掩膜式ROM雙極型：速度快，容量小MOS型：容量大，速度較慢176.3.2可編程的只讀存儲器PROM制作時不寫入信息，使用時可寫入自己的程序。但寫入是一次性的，一旦寫入內(nèi)容后就不能更改，所以稱一次性可編程序只讀存儲器，又稱為現(xiàn)場可編程序只讀存儲器。PROM雙極型MOS型結(jié)構(gòu)破壞型熔絲型:使用較多如：Intel3036PROM186.3.3可編程、可擦除的只讀存儲器——EPROM用戶使用時可重復編程、可多次改寫所寫內(nèi)容。1．紫外線擦除的EPROM采用紫外線擦去原存內(nèi)容，再用專門寫入器改寫內(nèi)容。實際中，用紫外線（或X射線）燈，相距3cm，進行照射10～20min，就可把EPROM中的原存全部信息抹去，并成為全“1”狀態(tài)。然后，再根據(jù)用戶程序，用加電壓的手段使要存入“0”的那些存儲位進行寫“0”，而對要存“1”的存儲位不加電壓，仍保存原有的“1”代碼。常用的：2732（4KB）2764(16K)2725627128

Intel2716192．電可擦除只讀存儲器

簡稱為EEPROM。它是采用金屬—氮—氧化物—硅（MNOS）集成工藝制成的。使用時讓電流只通過指定的存儲單元，把其中一個字（或字節(jié)）擦去并改寫，其余未通入電流的單元內(nèi)容保持不變。203．EPROM芯片舉例——Intel2716

2K×8地址線：A0-A1011根數(shù)據(jù)線：D0-D78位216.4存儲器與CPU的連接6.4.1存儲器的工作時序6.4.2存儲器與CPU連接時要考慮的問題1．CPU總線的負載能力2．CPU的時序與存儲器的存取速度之間的配合3．存儲器的電平信號與CPU的電平匹配4．存儲器的地址要合理分配5．控制信號的連接22存儲器地址分配及譯碼1.存儲器地址分配在進行存儲器與CPU連接前，首先要確定內(nèi)存容量的大小和選擇存儲器芯片的容量大小。2.存儲器地址譯碼23

6.4.3常用的譯碼電路

一種常見的3∶8譯碼器74LS138

3個輸入端8個輸出端3個使能端24CBAY0Y1Y2Y3Y4Y5Y6Y70000111111100110111111010110111110111110111110011110111101111110111101111110111111111110256.4.4存儲器與CPU的連接存儲器芯片的外部引腳按功能分為數(shù)據(jù)線、地址線和控制線。CPU對存儲器的讀寫操作首先是向其地址線發(fā)地址信號，然后向控制線發(fā)讀寫信號，最后在數(shù)據(jù)線上傳送數(shù)據(jù)信息。每一塊存儲器芯片的地址線、數(shù)據(jù)線和控制線都必須和CPU建立正確的連接，才能進行正確的操作。CPU與存儲器的連接就是指地址線、數(shù)據(jù)線和控制線的連接。重點說明的是存儲器與CPU地址總線的連接方式，必須滿足對這些芯片所分配的地址范圍的要求。26CPU發(fā)出的地址信號必須實現(xiàn)兩種選擇：（1）片選：對存儲器芯片的選擇，使相關(guān)芯片的片選端CS為有效。（2）字選：在選中的芯片內(nèi)部再選擇某一存儲單元。片選信號和字選信號均由CPU發(fā)出的地址信號經(jīng)譯碼電路產(chǎn)生，其中：片選信號：由存儲器芯片的外部譯碼電路產(chǎn)生，需自行設(shè)計。字選信號：由存儲器芯片的內(nèi)部譯碼電路產(chǎn)生，這部分譯碼電路不需用戶設(shè)計。27全譯碼法將高位地址全部作為譯碼器的輸入，用譯碼器的輸出作為片選信號。在這種方法中，低位地址線用作字選，與芯片的地址輸入端直接相連；高位地址線全部連接進譯碼電路，用來生成片選信號。這樣，所有的地址線均