國(guó)防科大計(jì)算機(jī)原理真題1999-2018

國(guó)防科技大學(xué)

《宓/4+算機(jī)原理》

考研歷年真敢。潮~20⑻

目錄

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）1

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）12

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）21

國(guó)防科大2015考研試題（821計(jì)算機(jī)原理）30

國(guó)防科大2014考研試題（821計(jì)算機(jī)原理）41

國(guó)防科大2013考研試題（821計(jì)算機(jī)原理）50

國(guó)防科大2012考研試題（821計(jì)算機(jī)原理）59

國(guó)防科大2011考研試題（821計(jì)算機(jī)原理）68

國(guó)防科大2010考研試題（821計(jì)算機(jī)原理）77

國(guó)防科大2008考研試題（821計(jì)算機(jī)原理）84

國(guó)防科大2007考研試題（821計(jì)算機(jī)原理）92

國(guó)防科大2006考研試題（821計(jì)算機(jī)原理）100

國(guó)防科大2005考研試題（821計(jì)算機(jī)原理）108

國(guó)防科大2004考研試題（821計(jì)算機(jī)原理）117

國(guó)防科大2003考研試題（821計(jì)算機(jī)原理）127

國(guó)防科大2002考研試題（821計(jì)算機(jī)原理）136

國(guó)防科大2001考研試題（821計(jì)算機(jī)原理）145

國(guó)防科大1999考研試題（821計(jì)算機(jī)原理）154

國(guó)防科大2018考研試題(821計(jì)算機(jī)原理)

國(guó)防科大2018考研試題(821計(jì)算機(jī)原理)

一、(40分)單項(xiàng)選擇題(共20小題，每小題2分)

1.下面關(guān)于摩爾定律的描述中，錯(cuò)誤的是【】

A.每18個(gè)月，集成電路芯片集成的晶體管數(shù)將翻一番

B.每18個(gè)月，集成電路芯片的速度將提高一倍

C.每18個(gè)月，集成電路芯片的價(jià)格將降低一半

D.集成電路技術(shù)將一直遵循摩爾定律發(fā)展下去

2.某基準(zhǔn)程序在主頻400MHz的處理器上運(yùn)行，其目標(biāo)代碼有100000條指令,

由如下各類指令及時(shí)鐘周期計(jì)數(shù)混合組成：

指令類型指令條數(shù)執(zhí)行每條指令的周期數(shù)

整數(shù)運(yùn)算450001

數(shù)據(jù)傳送320002

浮點(diǎn)數(shù)運(yùn)算150003

控制傳送80002

該程序的執(zhí)行時(shí)間和有效MIPS分別是【

A.250us>400B.400us>250C.425us>235D.500us>200

3.下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是【】

①提高CPU時(shí)鐘頻率②優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)③編譯優(yōu)化程序

A.僅①和②B.僅①和③C.僅②和③D.全部

4.下列各進(jìn)制數(shù)據(jù)中，最小的數(shù)是【】

A.(2F)l6B.(63)8C.(10010110)2D.(10010110)^

5.設(shè)［x］底=1.X1X2X3X4,為使x>T/2成立，應(yīng)滿足的條件是【】

A.Xi必須為0,X2X3X4至少有一個(gè)為1

B.X,必須為0,x2x3x4任意

C.Xi必須為1,X2X3X4至少有一個(gè)為1

D.Xi必須為1,X2X3X4任意

6.某數(shù)采用IEEE754單精度浮點(diǎn)數(shù)格式表示為C5100000H,該數(shù)的真值是【】

A.(-0.125)10X2'°B.(-0.125"X2”

10

C.(-1.125),0X2"D.(-1.125)10X2

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

7.下列有關(guān)浮點(diǎn)數(shù)加減運(yùn)算的敘述中，正確的是【】

①對(duì)階操作不會(huì)引起階碼上溢或下溢

②右規(guī)和尾數(shù)舍入都可能引起階碼上溢

③左規(guī)時(shí)可能引起階碼下溢

④尾數(shù)溢出時(shí)結(jié)果不一定溢出

A.②③B.①②④C.①③④D.全部

8.有關(guān)計(jì)算機(jī)的指令和數(shù)據(jù)存放位置的敘述中，下列選項(xiàng)正確的是【】

A.程序啟動(dòng)后，其指令和數(shù)據(jù)才被裝入內(nèi)存

B.指令和數(shù)據(jù)任何時(shí)候都存放在內(nèi)存

C.指令和數(shù)據(jù)任何時(shí)候都存放在內(nèi)存

D.指令存放在內(nèi)存，數(shù)據(jù)存放在外存

9.某存儲(chǔ)器從總址1000H到地址1003H中字節(jié)填充為如下數(shù)字：

存儲(chǔ)器地址十六進(jìn)制數(shù)

1000H23H

1001HF7H

1002H32H

1003HABH

假定采用二進(jìn)制補(bǔ)碼表示且操作數(shù)對(duì)齊，按照小端字節(jié)序存儲(chǔ)方式，分別給

出地址1000H和1002H處的16位半字所對(duì)應(yīng)的十進(jìn)制數(shù)的值分別是【】

A.63267、43826B.9207.12971C.-2269、-21710D.-56329、-52565

10.CPU從存儲(chǔ)器取出一條指令并執(zhí)行完成所需的總時(shí)間稱之為【】

A.時(shí)鐘周期B.CPU周期C.機(jī)器周期D.指令周期

11.假設(shè)內(nèi)存地址為0400H單元中的內(nèi)容為5200H,5200H內(nèi)存單元的內(nèi)容為

3400H,3400H內(nèi)存單元的內(nèi)容為5600H,5600H內(nèi)存單元的內(nèi)容為元00H。

某條指令的操作數(shù)尋址方式是變址尋址，執(zhí)行該指令時(shí)變址寄存器的內(nèi)容為

0400H,指令中給出的形式地址為5200H,則該指令操作數(shù)為【】

A.1200HB.3400HC.5200HD.5600H

12.有關(guān)指令和微指令之間關(guān)系的描述中，下列選項(xiàng)正確的是【】

A.一條指令的功能可通過(guò)一條微指令實(shí)現(xiàn)

2

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

B.一條指令的功能可通過(guò)執(zhí)行一個(gè)微程序?qū)崿F(xiàn)

C.一條微指令的功能可通過(guò)執(zhí)行一條指令實(shí)現(xiàn)

D.一條微指令的功能可通過(guò)執(zhí)行一個(gè)程序?qū)崿F(xiàn)

13.下列有關(guān)數(shù)據(jù)冒險(xiǎn)和轉(zhuǎn)發(fā)技術(shù)的敘述中，正確的是【】

①并不是所有的數(shù)據(jù)冒險(xiǎn)都能通過(guò)轉(zhuǎn)發(fā)解決

②可以通過(guò)調(diào)整指令順序和加入nop指令消除所有數(shù)據(jù)冒險(xiǎn)

③五段流水中Load-Use數(shù)據(jù)冒險(xiǎn)會(huì)引起一個(gè)時(shí)鐘周期的阻塞

④前面的分支指令和后面的ALU運(yùn)算指令肯定不會(huì)發(fā)生數(shù)據(jù)冒險(xiǎn)

A.①③B.①②④C.②③④D.全部

14.下列關(guān)于半導(dǎo)體存儲(chǔ)器的描述中，錯(cuò)誤的是【】

A.半導(dǎo)體存儲(chǔ)器都采用隨機(jī)存取方式進(jìn)行讀寫操作

B.ROM芯片屬于半導(dǎo)體隨機(jī)存儲(chǔ)器芯片，可用作BIOS

C.SRAM是半導(dǎo)體靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，可用作Cache

D.DRAM是半導(dǎo)體動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，可用作主存

15.若主存地址空間大小為1024MB,按字節(jié)編址，每個(gè)存儲(chǔ)器讀寫操作一次最

多可以存取32位。不考慮其他因素，則存儲(chǔ)器地址寄存器MAR和存儲(chǔ)器數(shù)

據(jù)寄存器MDR的位數(shù)至少各為【】

A.30,8B.30,32

C.28,8D.28,32

16.假定采用單體存儲(chǔ)器組織方式，CPU通過(guò)存儲(chǔ)器總線讀取數(shù)據(jù)的過(guò)程為：發(fā)

送地址和讀命令需1個(gè)時(shí)鐘周期，存儲(chǔ)器準(zhǔn)備好一個(gè)數(shù)據(jù)需8個(gè)時(shí)鐘周期，

總線上每傳送一個(gè)數(shù)據(jù)需1個(gè)時(shí)鐘周期。若主存和Cache之間交換的主存塊

大小為64B,存取寬度和總線寬度均為8B,則Cache失效開銷所需的時(shí)鐘周

期數(shù)至少是【】

A.64B.72C.80D.160

17.外設(shè)發(fā)生異常事件或完成特定任務(wù)時(shí)，會(huì)通過(guò)“外部中斷”請(qǐng)求CPU執(zhí)行相

應(yīng)的中斷服務(wù)程序進(jìn)行處理。下列選項(xiàng)中，能夠引起外部中斷的事件是【】

A.訪問(wèn)內(nèi)存時(shí)缺頁(yè)B.Cache沒(méi)有命中

C.磁盤尋道結(jié)束D.運(yùn)算發(fā)生溢出

3

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

18.下列總線仲裁方式中，對(duì)電路故障最敏感的是【】

A.鏈?zhǔn)讲樵傿.沖突檢測(cè)C.獨(dú)立請(qǐng)求D.自舉分布

19.下列有關(guān)總線的敘述中，錯(cuò)誤的是【】

A.總線是一組共享的信息傳輸線

B.系統(tǒng)總線中有地址、數(shù)據(jù)和控制3組傳輸線

C.同步總線一定有時(shí)鐘信號(hào)線，用于總線操作中的定時(shí)

D.系統(tǒng)總線始終由CPU控制和管理

20.假定一個(gè)事務(wù)處理系統(tǒng)A,其處理器速度為每秒鐘執(zhí)行5千萬(wàn)條指令，每個(gè)

事務(wù)處理需要5次I/O操作，每次I/O操作需要10000條指令。如果系統(tǒng)A

每秒鐘最多完成1000次I/O操作，若忽略延遲且事務(wù)可以不受限制地并行

處理，則每秒鐘處理器的事務(wù)數(shù)最多能達(dá)到【】

A.200B.1000C.2000D.10000

二、（30分）填空題（共10小題，每空1分）

1.某計(jì)算機(jī)字長(zhǎng)8位，內(nèi)有一個(gè)8位加法器。已知無(wú)符號(hào)數(shù)x=69,y=38,現(xiàn)要

在加法器上完成x+y的運(yùn)算，此刻加法器的兩個(gè)輸入端和輸入低位進(jìn)位的二

進(jìn)制數(shù)值分別是（）、（）、（）。

2.某變量x存放在寄存器R1中，其值為1111111111111111111110111100

OOOOBo變量x在屏幕上用16進(jìn)制數(shù)顯示為（）。若變量x的類型

為int,則x的真值為（）；若對(duì)R1進(jìn)行算術(shù)左移4位后的值在

屏幕上顯示為（）；若對(duì)R1進(jìn)行算術(shù)右移4位后的值在屏幕上顯

示為（）；若對(duì)R1邏輯右移4位后在屏幕上顯示為（）。

3.靜態(tài)存儲(chǔ)器SRAM是利用（）存儲(chǔ)信息，動(dòng)態(tài)存儲(chǔ)器DRAM是利用

（）存儲(chǔ)信息，需要定時(shí)刷新的存儲(chǔ)器是（）o

4.某計(jì)算機(jī)主存地址空間大小為4GB,按字節(jié)編址，主存塊大小為128B。Cache

可存放64KB的數(shù)據(jù)，采用直接映射和WriteThrough策略，主存地址中標(biāo)

識(shí)字段長(zhǎng)（）位，索引字段長(zhǎng)（）位，塊內(nèi)偏移字段長(zhǎng)（）位。

5.在存儲(chǔ)器層次式結(jié)構(gòu)中，存儲(chǔ)器按訪問(wèn)速度從快到慢排列的次序是

（）、（）、主存和（）。

4

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

6.現(xiàn)代計(jì)算機(jī)的主存大多采用字節(jié)編址。假定一個(gè)頁(yè)面虛擬存儲(chǔ)器系統(tǒng)的虛擬

地址位數(shù)為36位，則虛擬（邏輯）地址空間大小應(yīng)為（）o若頁(yè)

面大小為4KB,則一個(gè)程序最多可以有（）個(gè)頁(yè)面。

7.可以用一個(gè)特殊的Cache來(lái)記錄最近使用頁(yè)的頁(yè)表項(xiàng)，頁(yè)表項(xiàng)主要用于虛實(shí)

地址轉(zhuǎn)換，把這種特殊的Cache稱之為轉(zhuǎn)換后援緩沖器，簡(jiǎn)稱

（）。

8.在DMA控制方式中，DMA控制器完全從CPU接管了對(duì)（）的控制，

數(shù)據(jù)交換不再經(jīng)過(guò)CPU,直接在（）和（）之間進(jìn)行。

9.CPU響應(yīng)中斷的三個(gè)條件如下：一是中斷源有（）；二是CPU

（）中斷；三是CPU運(yùn)行的一條指令（）,且沒(méi)

有更緊迫的任務(wù)或事件，如斷電中斷、DMA傳送等。

10.某磁盤存儲(chǔ)器有20個(gè)數(shù)據(jù)盤面，每個(gè)盤面有2000個(gè)磁道，每個(gè)磁道均記錄

45000B信息，最小磁道直徑是240mm,最大磁道直徑是340mm。每個(gè)磁道劃

分64個(gè)扇區(qū)，每個(gè)扇區(qū)512個(gè)字節(jié)。則該磁盤存儲(chǔ)器的道密度為（）

道/mm,柱面數(shù)為（），非格式化容量為（），格式化容

量為（）。

三、（30分）簡(jiǎn)答題（共5小題，每小題6分）

1.請(qǐng)說(shuō)明以下措施對(duì)縮短程序的響應(yīng)時(shí)間、提高系統(tǒng)的吞吐率有何影響？

（1）使用更快的處理器；

（2）優(yōu)化編譯器生成的代碼使程序執(zhí)行的總時(shí)鐘周期數(shù)減少。

國(guó)防科大2018考研試題(821計(jì)算機(jī)原理)

2.下面是一個(gè)C語(yǔ)言程序，用來(lái)計(jì)算一個(gè)數(shù)組a中每個(gè)元素之和。當(dāng)參數(shù)len

為0時(shí)，返回值應(yīng)該是0,但在執(zhí)行時(shí)，卻發(fā)生了存儲(chǔ)器訪問(wèn)異常。請(qǐng)問(wèn)是

什么原因造成的，程序應(yīng)該如何修改才能正確執(zhí)行？

I.floatsum_elements(floata[],unsignedintlen)

II.{

III.intI;

IV.floatresult=0;

V.

VI.for(i=0;i<=len-l;i++)

VD.result+=a[i];

V1H.returnresult;

IX.)

3.帶有TLB和WriteBack寫策略Cache的CPU執(zhí)行一條Store指令(向存儲(chǔ)

器寫數(shù)據(jù))時(shí)，最少需要訪問(wèn)幾次主存？為什么？

4.中斷響應(yīng)優(yōu)先級(jí)和中斷處理優(yōu)先級(jí)一樣嗎？為什么？

6

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

5.什么是總線突發(fā)傳送？它有何好處？適用于什么場(chǎng)合?

四、（50分）綜合應(yīng)用題（共5小題）

1.（10分）已知：被乘數(shù)A=+0.10101,乘數(shù)B=-0.HOU,請(qǐng)用補(bǔ)碼一位比較乘

法（Booth乘法）規(guī)則，求[AXB]2？，要求寫出計(jì)算步驟和運(yùn)算豎式。

7

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

2.（10分）某計(jì)算機(jī)字長(zhǎng)16位，標(biāo)志寄存器Flag中的ZF、SF和0F分別是零標(biāo)

位、符號(hào)標(biāo)志和溢出標(biāo)志，采用雙字節(jié)定長(zhǎng)指令。假定bgt（大于零轉(zhuǎn)移）指

令的第一個(gè)字節(jié)指明操作碼0P和尋址方式MOD,第二個(gè)字節(jié)為偏移地址imm8,

用補(bǔ)碼表示。指令功能是：

若（ZF+（SF十0F）==0）,則PC=PC+2+imm8X2,否則PC=PC+20

其中，PC表示程序計(jì)數(shù)器。請(qǐng)回答下列問(wèn)題：

（1）該計(jì)算機(jī)的編址單位是多少？為什么？

（2）bgt指令執(zhí)行的是帶符號(hào)數(shù)比較還是無(wú)符號(hào)數(shù)比較？偏移地址imm8表示

相對(duì)地址還是相對(duì)指令條數(shù)？轉(zhuǎn)移目標(biāo)地址的范圍是什么？

3.（10分）某匯編程序中的一段代碼如下:

Load1#,A；存儲(chǔ)器地址A中的內(nèi)容一寄存器1#

Load2#,B;存儲(chǔ)器地址B中的內(nèi)容一寄存器2#

Add3#,1#,2#；（寄存器1#+寄存器2#）的結(jié)果-寄存器3#

StoreC,3#；寄存器3#的內(nèi)容一存儲(chǔ)器地址C

Load4#,E;存儲(chǔ)器地址E中的內(nèi)容一寄存器4#

Load5#,F;存儲(chǔ)器地址F中的內(nèi)容f寄存器5#

Sub6#,4#,5#；（寄存器4#-寄存器5#）的結(jié)果-寄存器6#

StoreD,6#；寄存器6#的內(nèi)容一存儲(chǔ)器地址D

Add7#,3#,6#；（寄存器3#+寄存器6#）的結(jié)果f寄存器7#

StoreH,7#；寄存器7#的內(nèi)容存儲(chǔ)器地址H

8

國(guó)防科大2018考研試題(821計(jì)算機(jī)原理)

請(qǐng)回答下列問(wèn)題：

(1)這段匯編代碼實(shí)現(xiàn)了哪三條C語(yǔ)句的功能？

⑵在采用轉(zhuǎn)發(fā)技術(shù)的五級(jí)流水線處理器中，這段匯編代碼是否存在數(shù)據(jù)相

關(guān)性？并指出哪些指令可能存在數(shù)據(jù)相關(guān)性？

(3)為了提高指令流水線的執(zhí)行效率，應(yīng)盡量減少指令之間的數(shù)據(jù)相關(guān)性。在

保證程序功能不變的前提下，如何調(diào)整上述指令順序以減少數(shù)據(jù)相關(guān)性?

要求寫出調(diào)整順序后的匯編代碼段。

9

國(guó)防科大2018考研試題（821計(jì)算機(jī)原理）

4.（10分）假設(shè)計(jì)算機(jī)的虛地址42位，配置1GB物理內(nèi)存。機(jī)器字長(zhǎng)64位，地

址按字節(jié)編址并且按字節(jié)對(duì)齊。虛擬地址表示為V41?V0,物理地址表示為

P29?P0。請(qǐng)回答下列問(wèn)題

（1）假定頁(yè)表配置如下：采用一級(jí)頁(yè)表、頁(yè)大小為4KB、頁(yè)表項(xiàng)為4B。則虛擬

地址中哪些位用于表示虛頁(yè)號(hào)？哪些位用來(lái)表示頁(yè)面地址？頁(yè)表項(xiàng)中必

須有的1位信息是什么？頁(yè)表大小是多少（以字節(jié)為單位）？

⑵假定TLB配置如下：TLB大小為256項(xiàng)、采用兩路組相聯(lián)。則虛頁(yè)號(hào)中哪

些位用于TLB標(biāo)識(shí)（tag）?哪些位用作TLB組索引？TLB中標(biāo)識(shí)大小是多

少？

⑶假定Cache配置如下：Cache大小為128KB、塊大小為64B,采用四路組

相聯(lián)，Cache用物理地址訪問(wèn)。則物理地址中哪些位作為標(biāo)識(shí)Tag?哪些

位用作組索引？哪些位用于塊內(nèi)地址？

10

國(guó)防科大2018考研試題(821計(jì)算機(jī)原理)

5.(10分)若有8個(gè)盤面的磁盤驅(qū)動(dòng)器，每面有512個(gè)磁道,每道有64個(gè)扇區(qū)，

扇區(qū)大小為lKBo平均尋道時(shí)間是8ms,道間移動(dòng)時(shí)間是1.5ms,磁盤轉(zhuǎn)速為

3600rpmo可以讀取同一柱面上的連續(xù)磁道而磁頭不需要移動(dòng)。請(qǐng)回答下列問(wèn)

題：

(1)磁盤容量是多少？

(2)平均存取時(shí)間是多少？(不考慮數(shù)據(jù)傳輸時(shí)間，單位用ms)

⑶假設(shè)某文件被存儲(chǔ)在連續(xù)柱面的連續(xù)扇區(qū)和連續(xù)磁道上，起始位置為柱

面i上第0道的第0號(hào)扇區(qū)。那么，傳送5MB大小的文件所需要的時(shí)間

是多少？

(4)突發(fā)傳輸率是多少？

11

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

一、（40分）單項(xiàng)選擇題（共20小題，每小題2分）

1.下面關(guān)于馮?諾依曼計(jì)算機(jī)的描述，不正確的是【】

A.計(jì)算機(jī)硬件系統(tǒng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入和輸出設(shè)備組成

B.存儲(chǔ)程序并按地址順序執(zhí)行是處理器（CPU）自動(dòng)工作的關(guān)鍵

C.指令和數(shù)據(jù)都是以二進(jìn)制形式保存在存儲(chǔ)器中

D.指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器使用了不同的存儲(chǔ)器

2.下面關(guān)于RISC（精簡(jiǎn)指令集體系結(jié)構(gòu)）的描述中，錯(cuò)誤的是【】

A.指令條數(shù)比CISC（復(fù)雜指令集體系結(jié)構(gòu)）少

B.指令長(zhǎng)度固定，指令格式、尋址方式種類少

C.只有l(wèi)oad/store指令可以訪問(wèn)存儲(chǔ)器

D.在程序中出現(xiàn)頻率80%的指令占指令總數(shù)的20%

3.下列選項(xiàng)中，不能縮短程序執(zhí)行時(shí)間的措施是【】

A.提高CPU（處理器）時(shí)鐘頻率

B.降低CPU功耗

C.編譯優(yōu)化程序執(zhí)行

D.優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)

4.下列各進(jìn)制的數(shù)據(jù)中，最小的數(shù)是【】

A.001001002B.43sC.32,0D.2516

5.下列算術(shù)右移指令執(zhí)行的操作選項(xiàng)中，正確的是【】

A.符號(hào)位填0,順序右移1位，最低位移至進(jìn)位標(biāo)志位

B.符號(hào)位不變，順序右移1位，最低位移至進(jìn)位標(biāo)志位

C.符號(hào)位填1,順序右移1位，最低位移至進(jìn)位標(biāo)志位

D.進(jìn)位標(biāo)志位移至符號(hào)位，順序右移1位，最低位移至進(jìn)位標(biāo)志位

6.某機(jī)器數(shù)為10000000,其真值是T27,則該有符號(hào)數(shù)表示采用的是【】

A.原碼B.反碼C.補(bǔ)碼D.移碼

7.在定點(diǎn)二進(jìn)制運(yùn)算器中，實(shí)現(xiàn)減法運(yùn)算通常使用【】

A.原碼運(yùn)算的二進(jìn)制減法器

B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器

12

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

C.原碼運(yùn)算的二進(jìn)制加法器

D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器

8.指令系統(tǒng)中采用不同尋址方式的目的主要是【】

A.實(shí)現(xiàn)存儲(chǔ)程序及其控制

B.可以直接訪問(wèn)主存

C.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性

D.提供擴(kuò)展操作碼，降低指令譯碼難度

9.程序控制類指令的功能是【】

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B.完成主存與CPU之間的數(shù)據(jù)傳送

C.改變程序執(zhí)行的順序

D.完成CPU與I/O設(shè)備之間的數(shù)據(jù)傳送

10.在CPU中，跟蹤指令后繼地址的寄存器是【】

A.通用寄存器B.指令寄存器C.程序計(jì)數(shù)器D.狀態(tài)寄存器

11.微程序控制器中，機(jī)器指令與微指令的關(guān)系是【】

A.每條機(jī)器指令由一段用微指令編寫的微程序解釋執(zhí)行

B.一條微指令由若干機(jī)器指令組成

C.每條機(jī)器指令由一條微指令來(lái)執(zhí)行

D.一段機(jī)器指令組成的程序可以由一條微指令來(lái)執(zhí)行

12.假定用若干個(gè)1MX8位的DRAM芯片組成一個(gè)16Mx32位的主存儲(chǔ)器，則地

址1C1F00H所在芯片的最小地址是【】

A.000000HB.100000HC.180000HD.1C0000H

13.在主存儲(chǔ)器和CPU之間,增加Cache（高速緩沖存儲(chǔ)器）的目的是【】

A.解決CPU和主存之間速度不匹配的問(wèn)題

B.解決CPU和主存之間容量不足的問(wèn)題

C.增加CPU中通用寄存器的數(shù)量

D.上述都是

14.某計(jì)算機(jī)中Cache有16個(gè)行（cacheline）,塊大小為16個(gè)字節(jié)，其映射方

式可配置為直接映射或2路組相聯(lián)。主存按字節(jié)編址，主存單元從0開始編

13

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

號(hào)。若依次訪問(wèn)以下主存單元，可能引起Cache沖突失效的是【】

A.52號(hào)和102號(hào)單元

B.48號(hào)和308號(hào)單元

C.60號(hào)和160號(hào)單元

D.46號(hào)和236號(hào)單元

15.某Cache有4行，采用全相聯(lián)地址映射和LRU替換算法。假設(shè)初始時(shí)Cache

為空，若一個(gè)主存塊訪問(wèn)序列為3、5、7、3、8、20、7、11,則執(zhí)行該訪存

序列的Cache命中率為【】

A.0B.25%C.50%D.75%

16.個(gè)人計(jì)算機(jī)中，一般不使用的I/O控制方式是【】

A.程序查詢方式B.中斷方式

C.DMA方式D.通道方式

17.CPU響應(yīng)中斷的時(shí)刻是【】

A.中斷源發(fā)出中斷請(qǐng)求B.取指周期結(jié)束

C.執(zhí)行周期結(jié)束D.間址周期結(jié)束

18.計(jì)算機(jī)外部設(shè)備指的是【】

A.輸入/輸出設(shè)備B.外存儲(chǔ)器

C.遠(yuǎn)程通信設(shè)備D.除了CPU和內(nèi)存以外的其他設(shè)備

19.某處理器主頻為2GHz,假定在相當(dāng)長(zhǎng)的時(shí)間內(nèi)CPU一直在進(jìn)行磁盤I/O操

作，磁盤數(shù)據(jù)傳輸率為40MB/S,采用中斷控制方式與主機(jī)進(jìn)行數(shù)據(jù)傳送，磁

盤每準(zhǔn)備好64位數(shù)據(jù)申請(qǐng)一次中斷，CPU處理一次磁盤I/O中斷的時(shí)間為

400個(gè)時(shí)鐘周期。則CPU用于該磁盤的I/O時(shí)間占整個(gè)CPU時(shí)間的百分比至

少是【】

A.40%B.50%C.80%D.100%

20.下列選項(xiàng)中，英文縮寫均為總線標(biāo)準(zhǔn)的是【】

A.PCI、CRT、USB、EISA

B.ISA、EISA、PCI、SCSI

C.ISA、SCSI、RAM、MIPS

D.ISA、CPI、VESA,EISA

14

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

二、（30分）填空題（共10小題，每個(gè)空1分）

1.當(dāng)機(jī)器字長(zhǎng)一定時(shí)，階碼越長(zhǎng)，浮點(diǎn)數(shù)的（）越大，（）

越低。

2.設(shè)一個(gè)定點(diǎn)數(shù)的位數(shù)n=8（不包括符號(hào)位），則原碼一位乘需要做（）

次移位和最多（）次加法，補(bǔ)碼Booth算法需要做（）次移位

和最多（）次加法。

3.某計(jì)算機(jī)字長(zhǎng)為16位，主存容量為64字，采用單字長(zhǎng)單地址指令，共有50

條指令。假設(shè)采用直接尋址、間接尋址、變址尋址、相對(duì)尋址四種尋址方式，

其指令格式中的操作碼為（）位，尋址方式為（）位，地

址碼為（）位。

4.某CPU指令流水線由五個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間分別為85ns、

80ns、75ns、70ns和65ns,則該CPU時(shí)鐘周期至少是（）。

5.在MIPS基本流水線中，一共使用了（）個(gè)多路選擇器，其中EX段

有（）個(gè)，WB段有（）個(gè)。

6.主存與Cache的地址映射有（）、（）和

（）三種方式。

7.若CPU執(zhí)行一段程序時(shí)，訪問(wèn)Cache的次數(shù)為500次，訪問(wèn)主存的次數(shù)為

200次。已知Cache存取周期為40ns,主存存取周期為160ns,則Cache命

中率H為（），平均訪存時(shí)間是（）。

8.假設(shè)CPU在中斷周期中，采用堆棧保護(hù)程序斷點(diǎn)，且進(jìn)棧時(shí)棧指針減一，出

棧時(shí)棧指針加一。在微程序控制器中，若要實(shí)現(xiàn)中斷返回指令，則在取指階

段所需的微操作有（）、（）和

（）,在執(zhí)行階段所需的微操作有（）、

（）和（）。

9.在DMA方式中，DMA控制器從CPU完全接管對(duì)（）的控制，數(shù)據(jù)

交換不再經(jīng)過(guò)CPU,直接在（）和（）之間進(jìn)行。

10.在計(jì)算機(jī)系統(tǒng)中，多個(gè)功能部件/系統(tǒng)部件之間傳送信息的公共數(shù)據(jù)通路稱

為（）o就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息

包括數(shù)據(jù)、（）和（）信息。

15

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

三、（30分）簡(jiǎn)答題（共5小題，每小題6分）

1.什么是指令？什么是指令周期？什么是指令系統(tǒng)?

2.什么是程序局部性原理？硬件如何利用局部性來(lái)提高程序的執(zhí)行時(shí)間？

3.什么是關(guān)中斷？CPU響應(yīng)中斷及中斷處理過(guò)程中要做幾次關(guān)中斷操作？為什

么？

4.CPU執(zhí)行訪存操作是否總是要進(jìn)行虛擬地址至物理地址的轉(zhuǎn)換嗎？為什么？

16

國(guó)防科大2017考研試題（821計(jì)算機(jī)原理）

5.請(qǐng)列舉出三種能夠提高總線帶寬的技術(shù)/方法。

四、（50分）綜合應(yīng)用題（共5小題）

1.（11分）假設(shè)浮點(diǎn)數(shù)的格式為：階碼4位，包含一位符號(hào)位：尾數(shù)6位，包含

一位符號(hào)位；階碼和尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋弘A符（1位）階碼（3位）

數(shù)符（1位）尾數(shù)（5位）。請(qǐng)按照上述浮點(diǎn)數(shù)的格式，回答下列問(wèn)題：

（1）若X/22/64,Y10=-2.75,則求X,Y的規(guī)格化浮點(diǎn)數(shù)表示。

（2）求［X+Y］浮之值（要求用補(bǔ)碼計(jì)算，并列出計(jì)算步驟,舍入采用恒置1法）。

17

國(guó)防科大2017考研試題(821計(jì)算機(jī)原理)

2.(9分)圖1描述了基本的MIPS流水線，其5級(jí)流水段分別為：取指(IF)段、

譯碼(ID)段、執(zhí)行(EX)段、訪存(MEM)段和寫回(WB)段。請(qǐng)寫出進(jìn)行數(shù)據(jù)定向

所需的全部數(shù)據(jù)通路。注意：寫出每條通路的起點(diǎn)和終點(diǎn)((1)?(12))即可，

例如(6)(8),表示起點(diǎn)為(6),終點(diǎn)為⑻的數(shù)據(jù)通路。

ID/EXEX/MENMEN/WB

0

數(shù)據(jù)

存儲(chǔ)器

B

N-NPCC-CondL-LMDI-Imm0-ALU0utput

圖1MIPS流水線的數(shù)據(jù)通路示意圖

18

國(guó)防科大2017考研試題(821計(jì)算機(jī)原理)

3.(9分)在16位字長(zhǎng)的主存儲(chǔ)器中設(shè)置向上生長(zhǎng)的堆棧，數(shù)據(jù)壓入棧頂，堆棧

指針(SP)加1：數(shù)據(jù)彈出棧頂，SP減1。某時(shí)刻SP的內(nèi)容是200H,棧頂內(nèi)

容是2000H,雙字長(zhǎng)的子程序調(diào)用指令位于主存儲(chǔ)器地址為3000H,3001H處,

指令第二個(gè)字是地址字段，該地址存儲(chǔ)的數(shù)值為lOOOHo下列三種情況時(shí)，

PC(程序計(jì)數(shù)器)、SP和棧頂?shù)膬?nèi)容各是什么？

(1)子程序調(diào)用指令被讀取之前；

(2)子程序調(diào)用指令被執(zhí)行之后;

(3)子程序返回之后。

4.(10分)某計(jì)算機(jī)字長(zhǎng)為32位，主存采用字節(jié)編址，其地址線為24根，使用

512Kx4位的DRAM芯片組成該機(jī)最大存儲(chǔ)空間的存儲(chǔ)器。外圍電路采用TTL

電路，假定一個(gè)TTL門電路可驅(qū)動(dòng)8個(gè)礪端。請(qǐng)回答下列問(wèn)題：

(1)計(jì)算存儲(chǔ)器的容量；

(2)存儲(chǔ)器需要多少DRAM存儲(chǔ)芯片？

19

國(guó)防科大2017考研試題(821計(jì)算機(jī)原理)

(3)存儲(chǔ)器地址碼位數(shù)是多少？作為片選的地址碼位數(shù)又是多少？

(4)計(jì)算存儲(chǔ)器的近端需多少TTL門電路驅(qū)動(dòng)？

5.(11分)某磁盤機(jī)的盤組由5個(gè)盤片組成。其中專設(shè)一個(gè)盤面為伺服面，其它

為記錄面。盤面的存儲(chǔ)區(qū)域內(nèi)直徑為6.4cm,外直徑為12.4cm。道密度為

2000TPM,位密度為6000bpm,轉(zhuǎn)速為7200RPM,假定冗=3。請(qǐng)回答下列問(wèn)題

(1)磁盤的記錄盤面數(shù)和柱面數(shù)各是多少？

(2)磁盤的非格式化容量做為多少字節(jié)?

(3)磁盤的數(shù)據(jù)傳輸率f.為多少字節(jié)/秒?

(4)若一個(gè)磁道分成64個(gè)扇區(qū)，計(jì)算機(jī)系統(tǒng)配備該磁盤10臺(tái)，試為磁盤控

制器設(shè)計(jì)一個(gè)地址方案。

20

國(guó)防科大2016考研試題(821計(jì)算機(jī)原理)

國(guó)防科大2016考研試題(821計(jì)算機(jī)原理)

一、(40分)單項(xiàng)選擇題(共20小題，每小題2分)

1.馮諾依曼計(jì)算機(jī)的最根本特征是【】

A.順序執(zhí)行指令操作

B.控制流驅(qū)動(dòng)指令執(zhí)行

C.按地址訪問(wèn)存儲(chǔ)器

D.采用存儲(chǔ)程序原理

2.假定處理器P的主頻為3GHz,CPI為1.5,P運(yùn)行某個(gè)程序的執(zhí)行時(shí)間是10s,

則處理器P的時(shí)鐘周期數(shù)、所運(yùn)行程序的指令數(shù)分別是【】

A.3*10%20*10'

B.3*10'°,20*10'

C.3*10%30*10”

D.3*10",30*101°

3.在定點(diǎn)運(yùn)算器中，無(wú)論采用變形補(bǔ)碼(雙符號(hào)位)法，還是單符號(hào)法，都必須

有溢出判斷電路，其實(shí)現(xiàn)電路常用的是【】

A.異或門B.與非門C.或非門D.與門

4.若編譯器規(guī)定int和short數(shù)據(jù)類型長(zhǎng)度占32位和16位，執(zhí)行下列C語(yǔ)言

語(yǔ)句：

unsignedshortx=65530；

inty=x；

得到y(tǒng)的機(jī)器數(shù)是【】

A.0x00007FFAB.0x0000FFFAC.OxFFFF7FFAD.OxFFFFFFFA

5.在處理器(CPU)中，存儲(chǔ)下一條要執(zhí)行指令的地址的寄存器是【】

A.存儲(chǔ)器地址寄存器(MAR)B.存儲(chǔ)器數(shù)據(jù)寄存器(MDR)

C.程序計(jì)數(shù)器(PC)D.指令寄存器(IR)

6.下列尋址方式中，源操作數(shù)不在存儲(chǔ)器的是【】

A.立即數(shù)尋址B.寄存器尋址C.偏移尋址D.存儲(chǔ)器尋址

7.下列關(guān)于RISC的敘述中，錯(cuò)誤的是【】

A.RISC普遍采用組合邏輯控制器

21

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

B.RISC的大多數(shù)指令都在一個(gè)時(shí)鐘周期內(nèi)完成

C.RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC少

D.RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少

8.某計(jì)算機(jī)指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間分別是

90ns、80ns、70ns和60ns,則該計(jì)算機(jī)CPU時(shí)鐘周期至少是【】

A.90nsB.80nsC.70nsD.60ns

9.下列選項(xiàng)中，不會(huì)引起指令流水阻塞的是【】

A.數(shù)據(jù)旁路B.數(shù)據(jù)相關(guān)C.條件轉(zhuǎn)移D.資源沖突

10.相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是【】

A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展易

B.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難

C.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展易

D.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難

11.垂直型微指令的特點(diǎn)是【】

A.微指令格式垂直表示B.控制信號(hào)經(jīng)過(guò)編碼產(chǎn)生

C.采用微操作編碼D.采用微指令編碼

12.某計(jì)算機(jī)主存容量為64KB,存儲(chǔ)總線寬度為32位，其中ROM區(qū)為16KB,其

余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用IKX8位的ROM芯片和4KX4位的RAM芯

片設(shè)計(jì)該存儲(chǔ)器，則需上述規(guī)格的ROM和RAM的芯片數(shù)至少是【】

A.8、12B.16、12C.8、24D.16、24

13.下列有關(guān)RAM和ROM的敘述中，正確的是【】

A.RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器

B.RAM采用隨機(jī)存取的方式進(jìn)行信息訪問(wèn)，ROM不是

C.RAM和ROM都可用作高速緩存（Cache）

D.RAM和ROM都需要進(jìn)行定時(shí)刷新

14.某計(jì)算機(jī)的Cache共有16行，采用4路組相聯(lián)映射方式（即每組4行）。每

個(gè)主存塊大小為64字節(jié)，按字節(jié)編址。主存第130號(hào)單元（從0開始編址）

所在主存塊應(yīng)裝入到的Cache組號(hào)是【】

A.0B.1C.2D.3

22

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

15.某計(jì)算機(jī)的主存按字編址，Cache有4行，Cache和主存之間交換的塊為1個(gè)

字。若Cache的內(nèi)容初始為空，采用2路組相聯(lián)映射方式和LRU替換算法。

當(dāng)處理器訪問(wèn)的主存地址依次為0,4,8,2,0,6,0,4,8時(shí)，命中Cache

的次數(shù)是【】

A.0B.1C.2D.3

16.下列選項(xiàng)，一次訪存過(guò)程中不可能發(fā)生的是【】

A.TLB未命中，Cache未命中，Page未命中

B.TLB未命中，Cache命中，Page命中

C.TLB命中，Cache未命中，Page命中

D.TLB命中,Cache命中，Page未命中

17.假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為

1920*1080,顏色深度為24位，幀頻60Hz,顯示總帶寬的50%用來(lái)刷新屏幕，

則需要的顯存總帶寬至少約為【】

A.249MbpsB.1493Mbps

C.2986MbpsD.5972Mbps

18.某磁盤轉(zhuǎn)速為10000轉(zhuǎn)/分，平均尋道時(shí)間為6ms,磁盤傳輸速率為20MB/s,

磁盤控制器延遲為0.2ms,讀取一個(gè)4KB的扇區(qū)所需的平均時(shí)間約為【】

A.9msB.9.4ms

C.12msD.12.4ms

19.中斷向量提供的是【】

A.被選中的設(shè)備地址

B.傳送數(shù)據(jù)的起始地址

C.中斷服務(wù)程序入口地址

D.主程序的斷點(diǎn)地址

20.下列關(guān)于USB總線特性的描述中，錯(cuò)誤的是【】

A.可實(shí)現(xiàn)外設(shè)的即插即用和熱拔插

B.可通過(guò)級(jí)聯(lián)方式連接多臺(tái)外設(shè)

C.是一種通信總線，連接不同外設(shè)

D.可同時(shí)傳輸8位數(shù)據(jù)，數(shù)據(jù)傳輸率高

23

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

二、（30分）填空題（共n小題，每空1分）

i.存儲(chǔ)程序原理的基本思想是：計(jì)算機(jī)要自動(dòng)完成解題任務(wù)，必須將事先設(shè)計(jì)

好的、用以描述計(jì)算機(jī)解題過(guò)程的（）和（）一樣,

采用（）形式存儲(chǔ)在機(jī)器內(nèi)部，計(jì)算機(jī)在工作時(shí)自動(dòng)高速?gòu)臋C(jī)器

中逐條取出指令，并加以執(zhí)行。

2.某個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行，程序定義了三個(gè)變量x、y、z,其

中x和z是int型，y是short型。當(dāng)x=127,y=~9時(shí)，執(zhí)行賦值語(yǔ)句z=x+y

后，x、y、z的機(jī)器數(shù)分別為（）、（）和

（）（用16進(jìn)制表示）。

3.某機(jī)器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微

指令是所有指令公用。已知微指令長(zhǎng)度為32bit,則控制存儲(chǔ)器的容量最少

是（）bito

4.微程序控制器采用字段直接編碼時(shí)，將能同時(shí)產(chǎn)生的微命令分配在

（）字段編碼，這些微命令稱之為（）；將不能同時(shí)出

現(xiàn)的微命令分配在（）字段編碼，這些微命令稱之為

（）。

5.某計(jì)算機(jī)采用IEEE754表示浮點(diǎn)數(shù)，主存按字節(jié)編址，大端方式存儲(chǔ)信息。

若變量x的主存地址為00001000H,其數(shù)據(jù)類型為float,已知x=T.75,

則x的機(jī)器數(shù)應(yīng)該是（）（16進(jìn)制表示），主存地址0000

1000H和00001003H中存放的內(nèi)容分別是（）和

（）o

6.控制器的功能是從（）取指令，并對(duì)（）進(jìn)行譯碼，

生成相應(yīng)的（）o

7.虛擬存儲(chǔ)器只是一個(gè)抽象概念，是一種（）機(jī)制，物理上是不存

在的。虛擬存儲(chǔ)器的大小不等于磁盤容量與內(nèi)存容量之和，其大小由

（）決定，與計(jì)算機(jī)系統(tǒng)實(shí)際安裝的磁盤容量和內(nèi)存容量沒(méi)有

直接關(guān)系。

8.某DRAM芯片，其字位結(jié)構(gòu)為1MX1位，則地址引腳是（）個(gè)、數(shù)據(jù)引

腳是（）個(gè)。

24

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

9.檢查有無(wú)中斷請(qǐng)求的操作安排在（）之后，而檢查有無(wú)DMA

請(qǐng)求操作安排在（）之后。

10.在多級(jí)中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行程序是（）、

（）、（）、中斷處理、（）、（）、

（）和中斷返回。這里，①保護(hù)現(xiàn)場(chǎng)和舊屏蔽字；②開中斷；

③關(guān)中斷；④保存斷點(diǎn)；⑤設(shè)置新屏蔽字；⑥恢復(fù)現(xiàn)場(chǎng)和舊屏蔽字；⑦恢復(fù)

斷點(diǎn)（用編號(hào)填空）。

11.2015年11月，“天河-2號(hào)”再次排名Top500排行榜榜首。這是“天河-2號(hào)”

連續(xù)第（）次名列Top500排行榜第一。

三、（30分）簡(jiǎn)答題（共5小題，每小題6分）

1.指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上來(lái)區(qū)分它們是指令

還是數(shù)據(jù)？

2.如何確定指令流水線的瓶頸段？有哪些方法可以消除流水線的瓶頸段?

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

3.在存儲(chǔ)器層次結(jié)構(gòu)中，引入Cache和主存層次的目的是什么？該層由誰(shuí)實(shí)現(xiàn)?

引入主存和輔存層次的目的是什么？該層又由誰(shuí)實(shí)現(xiàn)？

4.Windows系統(tǒng)中打開一個(gè)Word文件的方法一般是雙擊鼠標(biāo)左鍵，請(qǐng)問(wèn)這個(gè)過(guò)

程中CPU會(huì)處理哪些中斷？

5.請(qǐng)列舉三種能夠提高總線帶寬的技術(shù)。

四、（50分）綜合應(yīng)用題（共4小題）

1.（16分）某計(jì)算機(jī)字長(zhǎng)為32位，整數(shù)用補(bǔ)碼表示。主存地址空間大小為4GB,

按字節(jié)編址。采用定長(zhǎng)指令格式，指令字段定義如下:

31262524232120191816150

OpMdRdMsRsImm

操作碼目的操作數(shù)源操作數(shù)立即數(shù)或偏移量

26

國(guó)防科大2016考研試題(821計(jì)算機(jī)原理)

轉(zhuǎn)移指令采用相對(duì)尋址方式，相對(duì)偏移用補(bǔ)碼表示。尋址方式定義如下:

Ms/Md尋址方式助記符含義

00B立即數(shù)尋址Im操作數(shù)=Imm

01B寄存器直接尋址Rn操作數(shù)=(Rn)

10B寄存器間接尋址(Rn)操作數(shù)=((Rn))

11B相對(duì)尋址Djmp轉(zhuǎn)移目標(biāo)地址=(PC)+Imm

注：(X)表示存儲(chǔ)地址X或寄存器X中的內(nèi)容。請(qǐng)回答下列問(wèn)題:

(1)該指令系統(tǒng)最多有多少條指令？該計(jì)算機(jī)最多有多少個(gè)通用寄存器？存

儲(chǔ)器地址寄存器(MAR)和存儲(chǔ)器數(shù)據(jù)寄存器(MDR)至少各需要多少位？

(2)轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？

(3)若操作碼001010B表示含立即數(shù)的加法操作(助記符為addi),addi指令

中給的立即數(shù)為9ABCH,寄存器R4和R5的編號(hào)分別為100B和101B,R4

中的內(nèi)容為1234H,R5中的內(nèi)容為5678H,主存地址1234H中的內(nèi)容為

5678H,地址5678H中的內(nèi)容為1234H,則匯編語(yǔ)言為addi(R5),R4,

9ABCH(addi之后第1個(gè)是目的操作數(shù)，第2個(gè)是源操作數(shù)，第3個(gè)是

立即數(shù))所對(duì)應(yīng)的機(jī)器碼是什么(用十六進(jìn)制表示)？該指令執(zhí)行后，哪些

寄存器或者存儲(chǔ)單元的內(nèi)容會(huì)改變？改變后的內(nèi)容是多少？

27

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

2.（10分）已知兩浮點(diǎn)數(shù):A=（-0.11110）X2嗎B=（+0.11011）X2-010,假定階碼

和尾數(shù)都用補(bǔ)碼表示，階碼4位（含1位符號(hào)位），尾數(shù)6位（含1位符

位）。請(qǐng)按規(guī)格化補(bǔ)碼加減運(yùn)算規(guī)則和步驟，采用恒置“1”法舍入，計(jì)算

[A—B]產(chǎn)？

3.（12分）下面一個(gè)循環(huán)程序段：

for（i=0；i<3；i=i+l）

for（j=0；j<100；j=j+l）

a[i][j]=b[j][0]Xb[j+l][O];

試判斷一共會(huì)導(dǎo)致多少次數(shù)據(jù)Cache失效？失效率是多少？說(shuō)明理由，假

定：

（1）使用容量為8KB、塊大小為16B的直接映射Cache,采用寫回和寫分

配策略。

（2）數(shù)組a、b分別為3X100（3行100歹U）和101X3的雙精度浮點(diǎn)數(shù)組，

每個(gè)數(shù)組元素內(nèi)都是8B,按列優(yōu)先順序存放。程序開始執(zhí)行時(shí)，數(shù)據(jù)

都不在Cache內(nèi)。

28

國(guó)防科大2016考研試題（821計(jì)算機(jī)原理）

4.（12分）某計(jì)算機(jī)的CPU主頻為500MHz,CPI為5（即執(zhí)行每條指令平均需5

個(gè)時(shí)鐘周期）。若一個(gè)外設(shè)的數(shù)據(jù)傳輸率為0.5MB/S,采用中斷方式與主機(jī)

進(jìn)行數(shù)據(jù)傳送，以32位為傳輸單位，對(duì)應(yīng)的中斷服務(wù)程序包含了18條指

令，中斷服務(wù)的其他開銷相當(dāng)于2條指令的執(zhí)行時(shí)間。請(qǐng)回答下列問(wèn)題，

要求給出計(jì)算過(guò)程：

（1）中斷方式下，CPU用于I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少？

⑵當(dāng)該外設(shè)的數(shù)據(jù)傳輸率提高到5MB/s時(shí)，改用DMA方式傳送數(shù)據(jù)。若每

次DMA傳送的數(shù)據(jù)大小為5000B,CPU進(jìn)行DMA預(yù)處理和后處理的總開

銷為500個(gè)時(shí)鐘周期，則CPU用于I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比

是多少？（假設(shè)DMA與CPU之間沒(méi)有任何訪存沖突）

29

國(guó)防科大2015考研試題（821計(jì)算機(jī)原理）

國(guó)防科大2015考研試題（821計(jì)算機(jī)原理）

一、（40分）單項(xiàng)選擇題（共20小題，每小題2分）

1.對(duì)于同一指令集，若采用不同方法設(shè)計(jì)兩臺(tái)計(jì)算機(jī)A、Bo機(jī)器A的時(shí)鐘周

期為1.5ns,機(jī)器B的時(shí)鐘周期為2ns。某程序在機(jī)器A上的CPI為2,在機(jī)

器B上的CPI為1。那么機(jī)器A、B分別執(zhí)行該程序時(shí)，兩者速度之間的關(guān)系

是【】

A.機(jī)器A的速度是機(jī)器B的1.5倍B.機(jī)器B的速度是機(jī)器A的1.5倍

C.機(jī)器A比機(jī)器B快1.5倍D.機(jī)器B比機(jī)器A快1.5倍

2.