組成原理課件 - 計(jì)算機(jī)中的邏輯部件和運(yùn)算器

知識(shí)回顧1、敘述浮點(diǎn)加減法運(yùn)算的步驟有哪些？2、敘述浮點(diǎn)乘除法運(yùn)算的步驟有哪些？3、浮點(diǎn)四則運(yùn)算時(shí)出現(xiàn)哪些情況時(shí)需要進(jìn)行規(guī)格化處理？4、浮點(diǎn)四則運(yùn)算第幾步為舍入操作？方法有幾種？

§3-1計(jì)算機(jī)中常用的邏輯部件

§3-2算術(shù)運(yùn)算單元ALU§3-3運(yùn)算器AM2901

第3章計(jì)算機(jī)的常用邏輯部件

和運(yùn)算器

§3·1計(jì)算機(jī)中常用的組合邏輯電路

XnYnHn000011101110+XnYnHn⊕XnYnHnHAXnYnHnHn=Xn·Yn+Xn·Yn=Xn

⊕

Yn邏輯電路的輸出狀態(tài)僅與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，而與過(guò)去的輸入狀態(tài)無(wú)關(guān)。不考慮低位傳來(lái)的進(jìn)位輸入，只有本位的兩個(gè)數(shù)碼Xn

和Yn相加，產(chǎn)生一個(gè)半加和Hn的邏輯電路。

1、半加器：（1）真值表組合邏輯電路：一、加法器（halfadder）（3）邏輯電路（2）邏輯表達(dá)式（4）邏輯符號(hào)

XnYnCn-1FnCn0000000110010100110110010101011100111111FAXnYnCn-1FnCn⊕⊕XnYnCn-1Fn2、全加器：（fulladder）考慮進(jìn)位輸入時(shí)，兩個(gè)數(shù)碼Xn、Yn及進(jìn)位數(shù)碼Cn-1相加產(chǎn)生一個(gè)全加和Fn和進(jìn)位Cn的邏輯電路。（1）真值表（3）邏輯電路（2）邏輯表達(dá)式（4）邏輯符號(hào)

=Xn·Yn·Cn-1+Xn·Yn·Cn-1+Xn·Yn·Cn-1+Xn·Yn·Cn-1=Xn·Yn+Xn·Cn-1+Yn·Cn-1=Xn·Yn+（Xn+Yn）·Cn-1Cn

=Xn·Yn·Cn-1+Xn·Yn·Cn-1+Xn·Yn·Cn-1

+Xn·Yn·Cn-1=Xn⊕Yn⊕Cn-1Fn二、N位加法器完成兩個(gè)二進(jìn)制數(shù)A=Xn-1Xn-2……X1X0和B=Yn-1……Y1Y0相加，求得和Fn=Fn-1Fn-2……F1F0的器件。1、串行加法器在串行加法器中，只有一個(gè)全加器，數(shù)據(jù)逐位串行送入加法器進(jìn)行運(yùn)算。01CFA01010101CLKAB計(jì)數(shù)器

A、B是兩個(gè)具有移位功能的n位寄存器，用來(lái)存放已知的被加數(shù)和加數(shù)，F(xiàn)A是一個(gè)全加器，C用來(lái)保存進(jìn)位信號(hào)的觸發(fā)器，其初始值為0。CLK為時(shí)鐘，每一節(jié)拍完成的工作是，A、B最低位送FA，與上次進(jìn)位相加。本次運(yùn)算的結(jié)果送A寄存器的最高位，進(jìn)位送觸發(fā)器C，同時(shí)A、B右移一位。CLK的作用下，減1，當(dāng)計(jì)數(shù)器為0時(shí)，加法運(yùn)算結(jié)束，在A寄存器中得到兩數(shù)之和。

FAXn-1Yn-1Fn-1Cn-1FAXn-2Yn-2Fn-2Cn-2FAX1Y1F1C1FAX0Y0F0C0C-1..…….（1）N位串行進(jìn)位加法器由Cn=Xn·Yn+（Xn+Yn）·Cn-1可知，第n位的進(jìn)位Cn與第n-1位有關(guān)，第i–1位與i–2位有關(guān)，……..最后一位C1與C0有關(guān)，（高一級(jí)進(jìn)位是低一級(jí)進(jìn)位的函數(shù)）逐次連接起來(lái)，這個(gè)鏈叫串行進(jìn)位鏈。采用串行進(jìn)位鏈的加法器為串行進(jìn)位加法器。特點(diǎn)：簡(jiǎn)單清晰，運(yùn)算速度很慢。FAFAFAFA2、并行加法器并行加法器由多個(gè)全加器組成，其位數(shù)的多少取決于機(jī)器的字長(zhǎng)，數(shù)據(jù)的各位同時(shí)運(yùn)算。并行加法可同時(shí)對(duì)數(shù)據(jù)的各位相加，由于多個(gè)全加器的進(jìn)位輸出是另一個(gè)全加器的進(jìn)位輸入，因而并行加法器中進(jìn)位信號(hào)的傳遞問(wèn)題是影響全加器本身速度的主要因素。練習(xí)：已知n=4寫(xiě)出串行進(jìn)位加法器的各進(jìn)位信號(hào)的表達(dá)式進(jìn)位鏈：進(jìn)位信號(hào)的產(chǎn)生與傳遞邏輯

（2）并行進(jìn)位加法器第i位進(jìn)位信號(hào)：Ci

=Xi·Yi

+（Xi+Yi）·Ci-1

進(jìn)位生成信號(hào)：Gi=Xi·Yi

含義：當(dāng)Xi、Yi均為1時(shí)，不管有無(wú)進(jìn)位輸入，定會(huì)產(chǎn)生向高

位的進(jìn)位。進(jìn)位傳播信號(hào)：Pi=Xi+Yi

含義：當(dāng)Xi、Yi中有一個(gè)為1時(shí)，若有進(jìn)位輸入，則本位向高位傳送進(jìn)位。

以Gi和Pi為輸入的進(jìn)位信號(hào)Ci

=Gi+Pi·Ci-1C0=G0+P0·C-1C1=G1+P1·C0C2=G2+P2·C1C3=G3+P3·C2C0=G0+P0·C-1C1=G1+P1·G0+P1·P0·C-1C2=G2+P2·G1+P2·P1·G0+P2·P1·P0·C-1C3=G3+P3·G2+P3·P2·G1+P3·P2·P1·G0+P3·P2·P1·P0·C-1練習(xí)1：寫(xiě)出以Gi、Pi和Ci-1為輸入的C0、C1、C2、C3的輸出邏輯表達(dá)式練習(xí)2：寫(xiě)出以Gi和Pi和C-1為輸入的C0、C1、C2、C3的輸出邏輯表達(dá)式

并行進(jìn)位加法器每一位進(jìn)位信號(hào)的生成均由操作數(shù)及最低進(jìn)位信號(hào)C-1直接決定，進(jìn)位信號(hào)間不發(fā)生聯(lián)系，這種進(jìn)位電路稱(chēng)為并行進(jìn)位鏈。特點(diǎn)：結(jié)構(gòu)復(fù)雜，運(yùn)算速度快。*練習(xí)1、寫(xiě)出四位并行加法以Pi、Gi和C-1為輸入信號(hào)的Ci

邏輯表達(dá)式，并畫(huà)出邏輯電路圖。*作業(yè)1、寫(xiě)出四位并行加法以Pi、Gi和C-1為輸入信號(hào)的Ci

邏輯表達(dá)式，并畫(huà)出邏輯電路圖。

2、寫(xiě)出全加器的功能表、邏輯表達(dá)式，并畫(huà)出由基本與、或、非門(mén)組成的邏輯電路和邏輯符號(hào)。++++++++C3C2C1C0x3x2x1x0y3y2y1G0c-1y0G10G2G3P2P3P1P0練習(xí)：如下圖所示，寫(xiě)出以Pi、Gi

和C-1為輸入的Ci的邏輯表達(dá)式C0=P0+G0·C-1C1=P1+G1·P0+G1·G0·C-1C2=P2+G2·P1+G2·G1·P1+G2·G1·G0·C-1C3=P3+G3P2+G3·G2·P1+G3·G2·G1·P0+G3·G2·G1·G0·C-1++++G3P3G2P2G1P1G0

C-1P0C2C1C0C3①單重分組跳躍進(jìn)位將n位全加器分成若干小組，組內(nèi)進(jìn)位同時(shí)產(chǎn)生（組內(nèi)并行進(jìn)位），組間采用串行進(jìn)位傳遞（組間串行進(jìn)位）。C0C1C2C3C4C5C6C7C8C9C10C11C12C13C14C15C16……………………P1G1P4G4P5G5P8G8P9G9P12G12P13G13P16G16②雙重分組跳躍進(jìn)位將n位全加器分成幾個(gè)大組，每個(gè)大組又包含幾個(gè)小組，大組之間采用串行進(jìn)位，各個(gè)大組中的小組的是高位進(jìn)位是同時(shí)的并且小組內(nèi)其他進(jìn)位也是同時(shí)形成的，但小組內(nèi)最高位與其他位并不是同時(shí)進(jìn)位的。C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1P0C0令G1*=G4+P4G3+P4P3G2+P4P3P2G1P1*=P4P3P2P1P0

可得C4=G1*+P1*C0同理得C8=G2*+P2*C4C12=G3*+P3*C8C16=G4*+P4*C12

其中Gi*為小組的本地進(jìn)位，Pi*是將低位C0、C4等傳到高位小組的條件。將C4代入C8、C8代入C12、C12代入C16得到關(guān)于C0和Pi*及Gi*表達(dá)式進(jìn)位產(chǎn)生次序第二重進(jìn)位鏈第一組C0C1C2C3……P1G1P4G4

P1*G1*第二組C6C7……G5P8G8

P2*G2*第三組C10C11……G9P12G12

P3*G3*第四組C14C15……G13P16G16

P4*G4*P13P9P5C16C12C8C4C5C9C131、產(chǎn)生第1小組的C1、C2、C3及各組本地進(jìn)位Gi*和傳遞條件Pi*2、產(chǎn)生組間的進(jìn)位信號(hào)C4、C8、C12、C163、產(chǎn)生第2、3、4小組的C5、C6、C7；C9、C10、C11；C13、

C14、C15。至此進(jìn)位信號(hào)全部形成，和數(shù)也隨之產(chǎn)生。

知識(shí)回顧1、說(shuō)明串行加法器和并行加法器的區(qū)別？2、影響加法器運(yùn)算速度的關(guān)鍵問(wèn)題時(shí)什么？可采取的改進(jìn)措施有哪些？理論依據(jù)是什么？1、說(shuō)明串行加法器和并行加法器的區(qū)別？在串行加法器中，只有一個(gè)全加器，數(shù)據(jù)逐位串行送入加法器進(jìn)行運(yùn)算。01CFA01010101CLKAB計(jì)數(shù)器在并行加法器中有n個(gè)全加器，數(shù)據(jù)并行同時(shí)輸入n個(gè)全加器中進(jìn)行運(yùn)算，根據(jù)進(jìn)位信號(hào)產(chǎn)生方式的不同可分為串行進(jìn)位的加法器和并行進(jìn)位的加法器。而且在并行進(jìn)位的加法器中又分為單重分組跳躍進(jìn)位和多重分組跳躍進(jìn)位兩種方式。

可采用單重或多重分組跳躍進(jìn)位的方法，從不僅使每個(gè)小組內(nèi)部為并行進(jìn)位，而且使各個(gè)小組之間的進(jìn)位關(guān)系也為并行進(jìn)位。C0=G0+P0·C-1C1=G1+P1·G0+P1·P0·C-1C2=G2+P2·G1+P2·P1·G0+P2·P1·P0·C-1C3=G3+P3·G2+P3·P2·G1+P3·P2·P1·G0+P3·P2·P1·P0·C-1進(jìn)位信號(hào)：Ci

=Xi·Yi

+（Xi+Yi）·Ci-1以Gi、Pi和Ci-1為輸入的進(jìn)位信號(hào)Ci

=Gi+Pi·Ci-1或以Gi、Pi和Ci-1為輸入的進(jìn)位信號(hào)Ci

=Gi+Pi·Ci-1++++G3P3G2P2G1P1G0

C-1P0C2C1C0C3++++++++C3C2C1C0x3x2x1x0y3y2y1G0c-1y0G10G2G3P2P3P1P0練習(xí)：如下圖所示，寫(xiě)出以Pi、Gi

和C-1為輸入的Ci的邏輯表達(dá)式C0=P0+G0·C-1C1=P1+G1·P0+G1·G0·C-1C2=P2+G2·P1+G2·G1·P1+G2·G1·G0·C-1C3=P3+G3P2+G3·G2·P1+G3·G2·G1·P0+G3·G2·G1·G0·C-1②雙重分組跳躍進(jìn)位將n位全加器分成幾個(gè)大組，每個(gè)大組又包含幾個(gè)小組，大組之間采用串行進(jìn)位，各個(gè)大組中的小組的是高位進(jìn)位是同時(shí)的并且小組內(nèi)其他進(jìn)位也是同時(shí)形成的，但小組內(nèi)最高位與其他位并不是同時(shí)進(jìn)位的。C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1P0C0令G1*=G4+P4G3+P4P3G2+P4P3P2G1P1*=P4P3P2P1P0

可得C4=G1*+P1*C0同理得C8=G2*+P2*C4C12=G3*+P3*C8C16=G4*+P4*C12

其中Gi*為小組的本地進(jìn)位，Pi*是將低位C0、C4等傳到高位小組的條件。將C4代入C8、C8代入C12、C12代入C16得到關(guān)于C0和Pi*及Gi*表達(dá)式進(jìn)位產(chǎn)生次序第二重進(jìn)位鏈第一組C0C1C2C3……P1G1P4G4

P1*G1*第二組C6C7……G5P8G8

P2*G2*第三組C10C11……G9P12G12

P3*G3*第四組C14C15……G13P16G16

P4*G4*P13P9P5C16C12C8C4C5C9C131、產(chǎn)生第1小組的C1、C2、C3及各組本地進(jìn)位Gi*和傳遞條件Pi*2、產(chǎn)生組間的進(jìn)位信號(hào)C4、C8、C12、C163、產(chǎn)生第2、3、4小組的C5、C6、C7；C9、C10、C11；C13、

C14、C15。至此進(jìn)位信號(hào)全部形成，和數(shù)也隨之產(chǎn)生。§3·2算術(shù)邏輯單元ALU

一、ALU電路ALU......KiAiBiFiSN741814位ALUF3F2F0F1S0S1S2S3MB2B3B1B0A2A3A1A0C-1Cn+4A=BGP

B3~B0和A3~A0是兩個(gè)操作數(shù)，F(xiàn)3~F0是輸出結(jié)果。C–1是最低位的進(jìn)位，Cn+4是SN74181向高位的進(jìn)位；P、G可供先行（跳躍）進(jìn)位使用。M用于區(qū)別是算術(shù)運(yùn)算還是邏輯運(yùn)算，S3~S0可產(chǎn)生16種不同的運(yùn)算。

SN74181算術(shù)運(yùn)算是用補(bǔ)碼實(shí)現(xiàn)的，其中減數(shù)的反碼是內(nèi)部電路形成的，而末位加1是通過(guò)C-1=0來(lái)實(shí)現(xiàn)的（C-1輸入端前有一反相器）ALU為組合邏輯電路，在應(yīng)用ALU時(shí)兩個(gè)輸入端口A和B必須與鎖存器相連，而且在運(yùn)算過(guò)程中鎖存器的內(nèi)容是不變的，其輸出必須送到寄存器中保存。

SN74181是采用并行進(jìn)位方式的多功能ALU芯片，每片4位構(gòu)成一組，組內(nèi)是并行進(jìn)位，四位進(jìn)位是同時(shí)產(chǎn)生的，利用SN74181芯片可構(gòu)成多位的ALU運(yùn)算器。1、組間串行進(jìn)位的16位ALUSN74181C0A4A1…B4B1…F4F3F2F1SN74181A8A5…B8B5…F8F7F6F5SN74181A12A9…B12B9…F12F11F10F9SN74181A16A13…B16B13…F16F15F14F132、組間并行進(jìn)位的16位ALU

SN74182是與SN74181配套的產(chǎn)品，是一個(gè)產(chǎn)生先行進(jìn)位信號(hào)的部件，它可實(shí)現(xiàn)組與組之間的先行進(jìn)位。SN74181C0A4A1…B4B1…P1F4F1SN74181A8A5…B8B5…G2P2F8F5SN74181A12A9…B12B9…G3P3F12F9SN74181A16A13…B16B13…GG4F16F13SN74182…………G1C0C4C8C12C16PP43、32位兩重進(jìn)位方式的ALUSN74181C0A4A1…B4B1…P1F4F1SN74181A8A5…B8B5…G2P2F8F5SN74181A12A9…B12B9…G3P3F12F9SN74181A16A13…B16B13…G1G4F16F13SN74182…………G1C0C4C8C12C16P1P4同右邊C32A32A17…B32B17…C20C24C28G2P24、32位三重進(jìn)位方式的ALUSN74181C0A4A1…B4B1…P1F4F1SN74181A8A5…B8B5…G2P2F8F5SN74181A12A9…B12B9…G3P3F12F9SN74181A16A13…B16B13…G1G4F16F13SN74182…………G1C0C4C8C12C16P1P4同右邊C32A32A17…B32B17…C20C24C28G2P2SN74182C16C32C48GPC0一、填空1、影響并行加法器速度的關(guān)鍵因素的（）。2、行波進(jìn)位加法器的缺點(diǎn)是（）。3、由若干一位加法器構(gòu)成多位加法器時(shí)，進(jìn)位可采用（）進(jìn)位法和（）進(jìn)位法。4、ALU的基本邏輯結(jié)構(gòu)是（）加法器，它比行波進(jìn)位加法優(yōu)越，具有先行進(jìn)位邏輯，不僅可以實(shí)現(xiàn)高速運(yùn)算，還能完成邏輯運(yùn)算。5、用SN74181和SN74182組成64位多重進(jìn)位運(yùn)算器，則需（）片74181和（）片74182。6、全加器的操作數(shù)為Xi和Yi，（）稱(chēng)為進(jìn)位產(chǎn)生信號(hào)用Gi表示；（）稱(chēng)為進(jìn)位傳遞信號(hào)用Pi表示。二、選擇題1、算術(shù)邏輯運(yùn)算單元74181ALU可完成（）。A、16種算術(shù)運(yùn)算功能B、4位乘法運(yùn)算和除法運(yùn)算功能C、16種邏輯運(yùn)算功能D、16種算術(shù)和邏輯運(yùn)算功能2、四片74181ALU和一片74182器件配合，具有（）傳遞功能。A、行波進(jìn)位B、組內(nèi)行波進(jìn)行，組間先行進(jìn)位C、組內(nèi)先行進(jìn)位，組間先行進(jìn)位D、組內(nèi)先行進(jìn)位，組間行波進(jìn)位3、使用74181構(gòu)成一個(gè)16位的ALU，需要使用（）片。A、2B、4C、8D、164、加法器采用先行進(jìn)位的目的是（）。A、提高加法器的速度B、產(chǎn)生進(jìn)位信號(hào)C、優(yōu)化加法器結(jié)構(gòu)D、增強(qiáng)加法器的功能5、串行運(yùn)算器是一種最簡(jiǎn)單的運(yùn)算器，其運(yùn)算規(guī)則是按時(shí)間先后次序（）。A、由低位到高位逐位運(yùn)算B、由高位到低位逐位運(yùn)算C、由低位到高位先行進(jìn)位運(yùn)算D、由高位到低位先行借位運(yùn)算三、簡(jiǎn)答題1、試述先行進(jìn)位解決的問(wèn)題及基本思想2、串行加法器和并行加法器有何不同？影響并行加法器的關(guān)鍵因素是什么？設(shè)低位來(lái)的進(jìn)位信號(hào)是C0，請(qǐng)分別按下述兩種方式寫(xiě)出C4、C3、C2、C1的邏輯表達(dá)式，并畫(huà)出邏輯電路圖。（1）串行進(jìn)位方式（2）并行進(jìn)位方式§3.3運(yùn)算器一、運(yùn)算器的分類(lèi)串行運(yùn)算器并行運(yùn)算器1、操作數(shù)參與運(yùn)算的時(shí)間2、操作數(shù)類(lèi)型定點(diǎn)運(yùn)算器浮點(diǎn)運(yùn)算器3、進(jìn)位制二進(jìn)制運(yùn)算器十進(jìn)制運(yùn)算器二、運(yùn)算器的主要技術(shù)指標(biāo)1、機(jī)器字長(zhǎng)：2、運(yùn)算速度

普通法吉布森法基準(zhǔn)法運(yùn)算器中寄存器的位數(shù)。串行進(jìn)位運(yùn)算器并行進(jìn)位運(yùn)算器運(yùn)算器結(jié)構(gòu)、運(yùn)算方法、存取速度操作系統(tǒng)描述運(yùn)算速度方法運(yùn)算過(guò)程（1）第一個(gè)操作數(shù)送A鎖存器。（2）第二個(gè)操作數(shù)送B鎖存器。（3）結(jié)果送到目標(biāo)空間。特點(diǎn)（1）操作過(guò)程簡(jiǎn)單。（2）控制電路簡(jiǎn)單，運(yùn)行速度慢。三、定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)

ALU、寄存器、鎖存器、移位器和數(shù)據(jù)總線(xiàn)。1、單總線(xiàn)結(jié)構(gòu)內(nèi)部數(shù)據(jù)總線(xiàn)ALUAB通用寄存器組狀態(tài)標(biāo)志寄存器

2、雙總線(xiàn)結(jié)構(gòu)通用寄存器鎖存器狀態(tài)標(biāo)志寄存器ALU3、三總線(xiàn)結(jié)構(gòu)特點(diǎn)速度比較快通用寄存器組ALU狀態(tài)標(biāo)志寄存器總線(xiàn)旁路器總線(xiàn)1總線(xiàn)2總線(xiàn)3特點(diǎn)：速度快，硬件控制復(fù)雜。運(yùn)算過(guò)程（1）將操作數(shù)1、操作數(shù)2分別從總線(xiàn)1、總線(xiàn)2送入ALU，并存結(jié)果于鎖存器。（2）從鎖存器中取出結(jié)果送入目標(biāo)空間。運(yùn)算過(guò)程操作數(shù)通過(guò)兩條數(shù)據(jù)線(xiàn)送入ALU，將結(jié)果通過(guò)總線(xiàn)3送入通用寄存器。知識(shí)回顧1、敘述74181和74182的功能和特點(diǎn)？2、說(shuō)明AM2901輸入端R和S的數(shù)據(jù)來(lái)源各有哪些？3、AM2901有幾個(gè)寄存器？何如進(jìn)行編碼的？寄存器的內(nèi)容讀出和寫(xiě)入分別是如何進(jìn)行的？

算術(shù)邏輯運(yùn)算單元ALU、寄存器、多路選擇器、移位器、鎖存器和數(shù)據(jù)通路。1、運(yùn)算器的組成寄存器是由一個(gè)由16個(gè)寄存器組成的通用寄存器組和一個(gè)乘商寄存器Q組成。通用寄存器組通過(guò)A、B口地址選擇被讀出或?qū)懭氲募拇嫫骶幪?hào)；乘商寄存器Q能對(duì)自己的內(nèi)容完成左、右移位，其輸出可送入ALU，并可接收ALU的輸出結(jié)果。二選一門(mén)，選擇A口數(shù)據(jù)或ALU結(jié)果送出芯片以給出輸出Y的數(shù)據(jù)，OE=0時(shí)輸出。三選一門(mén)和二選一門(mén)用來(lái)選擇送向ALU的S、R輸入端的數(shù)據(jù)來(lái)源，包括Q、B、A和A、D共8種不同的組合。一組三選一門(mén)完成把ALU的輸出，左、右移一位或直傳通用寄存器。ALU能完成3種算術(shù)運(yùn)算和5種邏輯運(yùn)算ALUSRCnF3F=0000over

Cn+4二選一三選一D（外部數(shù)據(jù)輸入）通用寄存器組16個(gè)ABB鎖存器A鎖存器二選一F三選一RAM0RAM3MQ乘商寄存器Q0Q3MA口地址B口地址輸出YOELR000001010011100101110111I5I4I3運(yùn)算功能R+SS-RR-SR或SR與S/R與SR異或S/（R異或S）000001010011100101110111I2I1I0RSAQAB0Q0B0ADADQD0編碼功能I8I7I6寄存器組Q寄存器Y輸出000001010011100101110111--FBFBF/2BF/2B2FB2FBFQ---Q/2Q-2QQ-FFAFFFFFI8～I(xiàn)0口A口B011000111000000000110001110000000101100000100010000011000011000000000110010010001000001101000100010000二選一三選一二選一RS八功能ALUF三選一三選一D16×4寄存器組ABA鎖存器B鎖存器Q寄存器I0~~I8Cn+4OVRCnDF=0000F3/OEYA地址B地址RAM0RAM3Q0Q3Am2901四位運(yùn)算器邏輯示意圖000001010011100101110111I5I4I3運(yùn)算功能R+SS-RR-SR或SR與S/R與SR異或S/（R異或S）000001010011100101110111I2I1I0RSAQAB0Q0B0ADADQD0編碼功能I8I7I6寄存器組Q寄存器Y輸出000001010011100101110111--FBFBF/2BF/2B2FB2FBFQ---Q/2Q-2QQ-FFAFFFFF例1已知芯片Am2901的內(nèi)部邏輯示圖、控制信號(hào)說(shuō)明表如圖所示二選一三選一二選一RS八功能ALUF三選一三選一D16×4寄存器組ABA鎖存器B鎖存器Q寄存器I0~~I8Cn+4OVRCnDF=0000F3/OEYA地址B地址RAM0RAM3Q0Q3Am2901四位運(yùn)算器邏輯示意圖功能I8I7I6I5I4I3I2I1I0A口B口按壓STEP鍵前按壓STEP鍵后D3D2D1D0ALU輸出SVZCALU輸出SVZCD＋0→R000001010011000111000000010101010101010110000010001000000000101R0＋0→R00101011001001000100001010